圖1 Ethernet接口指標測試連接框圖

2 測試中出現的問(wèn)題
本次測試將主要驗證產(chǎn)品上4個(gè)以太網(wǎng)100Base-TX接口的技術(shù)指標。對于其中比較直觀(guān)的100Base-TX物理層的眼圖模板，《ANSI+X3_263-1995》標準中有著(zhù)明確的眼圖模板定義見(jiàn)圖2。

圖2 100Base-TX 眼圖模板

關(guān)于100Base-TX接口技術(shù)指標的測試方法，《IEEE Std 802.3-2000》標準中也有詳細的說(shuō)明， 工程師按照誘導發(fā)包的測試方法進(jìn)行了網(wǎng)口眼圖的測試，測試過(guò)程中發(fā)現測試網(wǎng)口出現了信號波形碰觸模板的問(wèn)題，波形見(jiàn)圖3：

圖3 以太網(wǎng)口測試眼圖_FAIL

3 問(wèn)題分析解決
從眼圖初步分析來(lái)看，發(fā)送信號的幅度應該是滿(mǎn)足要求的。但是可以明顯的發(fā)現信號邊沿還是比較緩，而且從單個(gè)波形來(lái)看邊沿有不單調的問(wèn)題。方案的原廠(chǎng)是一家通訊業(yè)內專(zhuān)注于IP寬帶解決方案的國際型大公司，其以太網(wǎng)模塊部分應該經(jīng)過(guò)詳細驗證過(guò)。最大的可能是二次開(kāi)發(fā)過(guò)程中板級系統設計時(shí)的一些關(guān)鍵技術(shù)參數的配合問(wèn)題。工程師在進(jìn)行了信號幅度以及上升下降時(shí)間等細節指標的測試之后證明了之前的判斷，信號的幅度是滿(mǎn)足要求的，但信號的上升下降時(shí)間與其他的方案相比確實(shí)大了（此方案的信號上升下降時(shí)間在4.3nS~4.6nS區間，雖然滿(mǎn)足標準中要求的3~5nS。但根據系統容差設計原則，芯片設計人員通常會(huì )將Slew Rate調整在4nS左右，確保上下區間調整地最大容限。）。如何改進(jìn)需要信號的發(fā)送接收回路進(jìn)行一個(gè)系統的分析了。通過(guò)對網(wǎng)口技術(shù)指標的量測分析，目前最主要的問(wèn)題在于信號的邊沿比較緩，并且存在不單調的問(wèn)題，最可能的原因是傳輸回路容性負載過(guò)大以及驅動(dòng)不足?？梢詮倪@兩個(gè)方面入手解決。

[page]
1）信號差分線(xiàn)對及阻抗匹配，網(wǎng)口的差分走線(xiàn)的阻抗控制和耦合處理我司在Layout這一塊的應該已經(jīng)很成熟了，而且此款方案采用芯片內部匹配網(wǎng)絡(luò )，沒(méi)有外部匹配元件。所以暫不進(jìn)行這一塊的分析。

2）傳輸變壓器，工程師將一款測試通過(guò)的產(chǎn)品的Transformer與當前單板的Transformer進(jìn)行互換后測試結果一致，眼圖測試依然不通過(guò)。（請注意這里并沒(méi)有對變壓器進(jìn)行變比以及差損，回損等技術(shù)指標的測試）

3）收發(fā)器驅動(dòng)偏置電阻，也就是我們經(jīng)常會(huì )看到的RDAC,也有叫RSET或其他的。這是原廠(chǎng)為開(kāi)發(fā)人員提供的設定收發(fā)器驅動(dòng)電流大小的硬配置節點(diǎn)，可以根據實(shí)際的單板設計和元件參數進(jìn)行調整以實(shí)現對于標準的擬合。這是對信號波形影響最大的部分，在不對設計進(jìn)行大的變動(dòng)的情況下，通過(guò)調整驅動(dòng)電流的大小可以用最小的變動(dòng)來(lái)實(shí)現我們對于信號波形的調整。在查看產(chǎn)品PCB的同時(shí)我們還發(fā)現了另一個(gè)問(wèn)題，RDAC電阻并沒(méi)有放置在輸入PIN附近，而是放到了遠端的USB部分，之間的走線(xiàn)長(cháng)達4000MIL。從事過(guò)PHY設計的工程師都知道，對于驅動(dòng)偏置電阻的處理，應該最大限度的接近輸入PIN，并保證地的干凈，原廠(chǎng)的Layout Guide 也會(huì )進(jìn)行重點(diǎn)說(shuō)明。這也許不是造成輸出信號邊沿過(guò)緩的直接原因，但肯定會(huì )影響到信號波形的穩定性和單調性。是需要慎重處理的。

圖4 RDAC走線(xiàn)連接圖

收發(fā)器驅動(dòng)偏置機理分析：
系統設計人員都知道，以太網(wǎng)收發(fā)器的輸出采用的是差分電流驅動(dòng)，從收發(fā)器驅動(dòng)偏置原理框圖，見(jiàn)圖5，可以進(jìn)一步展開(kāi)分析，收發(fā)器驅動(dòng)電流可以通過(guò)帶隙電壓源與外部設定基準的比較來(lái)設定。收發(fā)器驅動(dòng)電流（I_driver） 是從內部帶隙和外部基準鏡像過(guò)來(lái)。U1/Q3/RDAC/Bandgap組成了一個(gè)簡(jiǎn)單的比較控制環(huán)路實(shí)現基準單位電流的設定，例如帶隙基準電壓設定為Vbg=1.24V，RDAC取值為1.24K。這時(shí)通過(guò)比較器U1以及MOS管Q3反饋環(huán)路是確保穩定1mA（I_bias）的基準電流。而Q1/Q2/Current _Source組成了比例鏡像電流源?？梢酝ㄟ^(guò)設計保證I_driver=N*I_bias，N是設定的比例鏡像因子。我們假定為20，通過(guò)公式可以計算I_driver=20*I_bias=20mA，這就是我們差分驅動(dòng)的輸出電流了。介紹到這里，大家都應該清楚了，我們可以通過(guò)調整RDAC的電阻大小實(shí)現基準單位電流的設定，進(jìn)而達到調整差分驅動(dòng)電流的目的。例如我們將RDAC調整為1K，則基準單位電流則變?yōu)镮_Bias=1.24mA,同步的I_driver變?yōu)?0*1.24mA=24.8mA,輸出信號電平的幅度也會(huì )增大。實(shí)際的調測結果也是這樣，可以解決信號邊沿碰觸模板的問(wèn)題。

圖5 收發(fā)器驅動(dòng)偏置原理框圖

經(jīng)過(guò)研發(fā)與測試工程師的討論，在目前不改動(dòng)系統設計的前提下，采用微調RDAC電阻的方法來(lái)增大信號輸出電平幅度以解決信號眼圖的問(wèn)題。經(jīng)過(guò)調整后，眼圖測試通過(guò)，波形見(jiàn)圖6。

圖6 以太網(wǎng)口測試眼圖_PASS

三 測試總結
（1） 作為系統設計人員，對子系統功能的了解以及信號回路模型的理解是我們進(jìn)行系統定性分析的根本，而對于內部電路的深入研究是我們進(jìn)行系統指標設計量化的基礎。這對于我們的工程師提出了更高更深入的要求。

（2） 對于PHY收發(fā)器的設計，其驅動(dòng)偏置電阻應盡量靠近設定管腳擺放，避免出現基準不穩定和誤差的出現
以太網(wǎng)電路設計對于我們來(lái)說(shuō)是比較常規和熟悉的設計，但我們真的理解和掌握了其內部原理以及架構嗎。想要更深入，將會(huì )遇到更多的挑戰，希望本文可以給到我們的系統設計人員一些啟發(fā)。

[參考文獻]
1：以太網(wǎng)收發(fā)器工作原理及其信號質(zhì)量測試,ShenZhen GongJin Electronic Co.
2：Ethernet solution-QualiPHY ,LeCroy Corporation