隨著(zhù)半導體制程技術(shù)的不斷演進(jìn)，以及集成電路大量的運用在電子產(chǎn)品中，靜電放電已經(jīng)成為影響電子產(chǎn)品良率的主要因素。美國最近公布因為靜電放電而造 成的國家損失，一年就高達兩百多億美金，而光是電子產(chǎn)品部份就達到一百多億美金之多。

為了有效的防范靜電放電所造成的損害，國際間眾多的靜電放電協(xié)會(huì )，分別針對不同的環(huán)境應用下制定了不同的靜電測試規范。其中針對IC在生產(chǎn)、制造、測試及運輸過(guò)程的靜電放電規范，是以美國軍方所制定的人體靜電放電模型最具 代表性，又稱(chēng)之為芯片層級靜電放電測試。而針對終端消費者所使用的電子產(chǎn)品，則以IEC 61000-4-2所制定的人體靜電放電模型為測試主流，這就是一般認知的系統層級靜電放電測試。

由于芯片層級和系統層級靜電放電測試都是模擬人體靜電放電，并且都是以kV為單位，所以常常造成大家的誤解和困惑，我們在這里特別將這兩種人體靜電放電測試規格做一個(gè)比較整理：


模型電容電阻值規范不同：芯 片層級靜電放電模型為對一100pF電容充電后透過(guò)一串聯(lián)1.5kΩ電阻對待測物放電。而系統層級靜電放電模型為對一150pF電容充電后透過(guò)一串聯(lián) 330Ω電阻放電。

由此可以看出在相同的靜電電壓下，系統層級靜電放電模型將會(huì )具有較多的電荷容量和較大的放電電流，其放電能量約為芯片層級靜電放電能量 的五倍之多，因此系統層級靜電放電測試將會(huì )比芯片層級靜電放電測試還要更嚴苛。而會(huì )如此規范的原因是，晶圓廠(chǎng)都會(huì )做工廠(chǎng)靜電消除管理，所以IC在制造生產(chǎn) 的過(guò)程中受到靜電的威脅較小。而電子產(chǎn)品用戶(hù)所處的環(huán)境卻是不受控制的，因此受到靜電放電的威脅較大，這也是為何系統層級靜電放電規范會(huì )制定的如此嚴格。

要求的靜電放電電壓等級不同：一般IC只會(huì )要求到芯片層級靜電放電測試±2kV，而電子產(chǎn)品會(huì )要求到系統層級靜電放電接觸測試±8kV，空氣放電±15kV。會(huì )這樣規范的主要原因也是電子產(chǎn)品所處的環(huán)境是比IC所處的環(huán)境還要更嚴苛。

測試的失效準則不同：芯片層級靜電放電測試是在IC針腳浮接的狀態(tài)下做測試，一般造成的損害為硬件的損害。而系統層級靜電放電測試是在電子產(chǎn)品上電運作的狀態(tài)，除了可能造成硬件 的損害，也有可能造成當機或系統運作不穩定的情況。系統層級靜電放電測試的失效問(wèn)題是比芯片層級靜電放電測試還要多更多。

以上就是系統層級 靜電放電和芯片層級靜電放電的基本差異，可以發(fā)現不論是在放電能量、靜電電壓和失效準則，系統層級都較芯片層級靜電放電要求更嚴峻。隨著(zhù)電子產(chǎn)品要求高質(zhì) 量的目標，系統層級靜電放電的失效準則要求更有提高到Class A的趨勢，這樣更加深了系統靜電放電設計工作人員的困難度。

日前聽(tīng)聞國際上一些IC大廠(chǎng)為了加速產(chǎn)品上市量產(chǎn)的時(shí)間，有意將芯片層級靜電放電要求電壓下降 到±1kV，如此一來(lái)將更造成電子產(chǎn)品通過(guò)系統層級靜電放電測試的困難度。因此了解系統層級和芯片層級靜電放電規范的不同，和選用更高效能的瞬時(shí)抑制組 件，才能因應未來(lái)更嚴格的系統靜電放電測試要求。

相關(guān)閱讀：

不想遭遇ESD瞬變傷害，立即阻止靜電放電！
問(wèn)題盤(pán)點(diǎn)：智能手機EMI測試中ESD靜電放電
直擊痛處：如何巧妙防止電路設計的靜電放電