【導讀】除了簡(jiǎn)單的攝影和顯示，3D擴增實(shí)境技術(shù)也用盡了CMOS技術(shù)的所有潛能，提供另類(lèi)的視覺(jué)空間體驗。一如地球上的主要物種，CMOS傳感器已經(jīng)大大進(jìn)化并適應其周遭環(huán)境。
I. 引言
早于上世紀九十年代初，有意見(jiàn)認為電荷耦合器件(Charge Coupled Device，CCD) 日漸式微，最終將成為“科技恐龍”。如果用索尼公司(Sony) 2015年的發(fā)布來(lái)看待，這個(gè)預言好像也有點(diǎn)道理：當時(shí)索尼公司正式發(fā)布終止量產(chǎn)CCD 時(shí)間表，并開(kāi)始接收最后訂單。雖然多年前業(yè)界已預計這是遲早出現的舉措，但是索尼這一發(fā)布仍然震驚了專(zhuān)業(yè)成像社群。值得一提的是很多工業(yè)或專(zhuān)業(yè)應用(就是CMOS 圖像傳感器 (CIS) 的重點(diǎn)市場(chǎng))到現在仍然基于CCD傳感器技術(shù)。到底CCD有什么特點(diǎn)優(yōu)于CIS，使其更具吸引力呢？在發(fā)展初期，CCD和CIS兩種技術(shù)是共存的；后來(lái)CCD被視為能夠滿(mǎn)足嚴格圖像質(zhì)量要求的高階技術(shù)，而同時(shí)期的CMOS技術(shù)仍然未成熟并受制于其固有噪聲和像素復雜性等問(wèn)題。在這一時(shí)期，圖像技術(shù)仍然以模擬結構為主，而集成圖像處理功能(系統級芯片SOC) 這一意念還沒(méi)有被認真考量?；谀柖?，技術(shù)節點(diǎn)的縮小使得SOC技術(shù)從2000年起快速擴展并更具競爭力?，F在CIS繼續致力改進(jìn)光電性能，在很多方面都顯得比CCD優(yōu)勝。如果利用文首提到的“進(jìn)化論”譬喻，其實(shí)可以把CIS視作抵過(guò)多次自然災害仍然存活的哺乳類(lèi)動(dòng)物，而這個(gè)進(jìn)化歷史更是跨越6500萬(wàn)年的史詩(shī)式故事！
II. CCD 和 CMOS：同源異種
CCD的工作原理是將光子信號轉換成電子包并順序傳送到一個(gè)共同輸出結構，然后把電荷轉換成電壓。接著(zhù)這些信號會(huì )送到緩沖器并存儲到芯片外。在CCD應用中，大部分功能都是在相機的電路板上進(jìn)行的。當應用需要修改時(shí)，設計人員可以改動(dòng)電路而無(wú)需重新設計圖像芯片。在CMOS圖像傳感器中，電荷轉換成電壓的工作是在每一像素上進(jìn)行。CMOS圖像芯片在像素級把電荷轉換成電壓，而大部分的功能則集成進(jìn)芯片。這樣所有功能可通過(guò)單一電源工作，并能夠實(shí)現依照感興趣區域或是開(kāi)窗靈活讀出圖像。 一般來(lái)說(shuō)，CCD採用NMOS技術(shù)，因而能夠通過(guò)如雙層多晶硅、 抗暈(antiblooming)、金屬屏蔽和特定起始物料互相覆蓋等特定工藝實(shí)現性能。而CMOS是基于用于數字集成電路的標準CMOS工藝技術(shù)生產(chǎn)，再根據客戶(hù)要求加入成像功能(如嵌入式光電二極管) 。
一般的見(jiàn)解是CMOS傳感器的生產(chǎn)成本比CCD低，因而它的效能也較CCD低。這個(gè)假設是基于市場(chǎng)需求的考量而出的，但是其它專(zhuān)業(yè)市場(chǎng)的意見(jiàn)卻認為兩者的技術(shù)水平相若，而CCD甚至可能更經(jīng)濟[3]。例如大型主要的航天計劃仍然採用CCD元件，原因不單是CCD在小批量和低成本的考量下在工藝級實(shí)現性能優(yōu)化，還有是長(cháng)期穩定供貨的需求考量。同樣地，基于高端CCD的解決方案在科學(xué)成像市場(chǎng)也有主流占有率，而且還有一些新產(chǎn)品在開(kāi)發(fā)階段。情況就是恐龍進(jìn)化成飛鳥(niǎo)，而它們大部分都能夠提供優(yōu)秀的成像功能……
CMOS的擁有經(jīng)改進(jìn)的系統復雜性，因為它基本上是嵌入了如模數轉換、相關(guān)雙采樣(CDS)、時(shí)鐘生成、穩壓器等系統級芯片(System-On-Chip，SOC)結構，或是影像后處理等功能，而這些以前都是應用系統
級設計才有的功能?，F在的CIS通常是依照從180 nm到近期65 nm的1P4M (1層聚酯，4層金屬) 工藝生產(chǎn)，允許像素設計加入非常高的轉換因子，便于結合列增益放大。這使得CMOS的光反饋和光敏感度一般都比CCD為佳。相較于CMOS，CCD芯片的襯底偏壓穩定性更好且芯片上的電路更少，所以擁有更顯著(zhù)的低噪優(yōu)勢，甚至達到無(wú)固定模式噪聲的水平。
圖1 – CCD 和 CMOS 結構比較表
表 1 – CCD-CMOS 特點(diǎn)比較表
另一方面，CIS有較低采樣頻率，可以減小像素讀出所需要的帶寬，因而瞬時(shí)噪聲也較小?？扉T(mén)會(huì )同時(shí)對陣列上的所有像素進(jìn)行曝光。但是CMOS傳感器采用這一方法的話(huà)，由于每像素需要額外的晶體管，反而占用更多像素空間。另外，CMOS每一像素擁有一個(gè)開(kāi)環(huán)輸出放大器，而因著(zhù)晶圓工藝的差異，每一放大器的補償和增益會(huì )有所變化，使高或暗的不均勻狀況都比CCD傳感器差。相對于同級的CCD傳感器，CMOS傳感器擁有較低的功耗，而芯片上其它電路的功耗也比CCD經(jīng)優(yōu)化模擬系統芯片匹配的解決方案來(lái)得低。取決于供貨量并考慮到CCD導入外部相關(guān)電路功能的成本，CMOS的系統成本也有可能低于CCD。表一總結了CCD和CMOS的特點(diǎn)，有些功能有利于一種或其他技術(shù)，所以毋需完全分割整體性能或成本。不過(guò)，CMOS的真正優(yōu)勢是通過(guò)系統級芯片(system-on-chip)方式實(shí)現導入靈活性，以及其低功耗特點(diǎn)。
I. 關(guān)于噪聲性能的常見(jiàn)誤解
視頻成像鏈的帶寬必需小心調整，以便最小化數字化階段的讀出噪聲?？墒沁@一帶寬也必需足夠大以防止圖像出現其他缺陷。這一慣常做法也適用于CCD和CMOS。帶寬的最小閾值是信號由采樣達到足夠接近理想水平所需要的時(shí)間決定。誘發(fā)性錯誤應處于接近最低有效位(Least Significant Bit，LSB) 的可忽略水平。要決定所需要的帶寬，可以應用下面的準則：
把放大鏈帶寬fc，信號頻率fs和N(即ADC解析率)置入算式計算。例如N=12時(shí)，數值則是：
噪聲最由兩個(gè)因素造成：1/f閃爍噪聲和熱噪聲(見(jiàn)圖2)。閃爍噪聲是大自然中常有的噪聲，而它旳頻譜密度和地球自轉速度、海底水流、天氣以至氣候現象等活動(dòng)相關(guān)。研究報告顯示普通蠟燭的閃爍速率是1/f 。在MOS器件和放大鏈各元素中，閃爍噪聲則是技術(shù)工藝誤差生成的缺陷，使電荷被困于柵極氧化物內所造成的結果。電荷進(jìn)出這些“陷阱”，造成晶體管通道內的電流不穩定 [6]，故又稱(chēng)「隨機電報噪聲」(random telegraph noise，RTS)。利用洛倫茲數學(xué)模型(Lorentzian mathematical model) 可以形容每一個(gè)“陷阱”的共振行為，而模型的總和(即MOSFET通道表面范圍的所有“陷阱”總和)在1/f頻譜上展示時(shí)，會(huì )全完符合具體噪聲的頻譜密度。結果顯示，1/f波幅與MOSFET通道表面面積成反比──而不是完全直觀(guān)。
圖2 – 頻譜噪聲密度
要去除或減小CIS上的放大器共模差異，浮點(diǎn)的重置噪聲以至晶體管技術(shù)分散，視頻通道通常集成一個(gè)相關(guān)雙采樣(CDS)級。這一元素把視頻信號傳送函數依照下面的算式進(jìn)行轉換：
在算式中，fs 是采樣頻率， n是CDS 因子(通常n=2)。如圖3顯示，取決于采樣頻率，這一濾波或多或少地去除1/f噪聲頻率成分，尤其是當采樣頻率fs很高的時(shí)候 顯著(zhù)(換句話(huà)說(shuō)，電荷進(jìn)出“陷阱”的動(dòng)作將慢于CDS頻率)。HCDS濾波器結合放大鏈的低通濾波器可以簡(jiǎn)化為一個(gè)如圖3所示的等效帶通濾波器。圖中的eqBP1 對應一個(gè)一級帶通濾波器。這裡eqBP1的噪聲頻譜函數要除以2，以得到一個(gè)帶有HCDS函數的等效集成噪聲功率 。eqBP2 是eqBP1的陷波估算值。要取得集成噪聲功率，eqBP2 的上限和下限分別按照下列算式進(jìn)行倍增：
圖3 – 噪聲濾波函數
在圖2和圖3所示的一般狀況下，噪聲性能可依照下面的算式展示：
把算式(1) 和 (4) 合并后，得出總體集成讀出噪聲估算值如下：
有關(guān)算式經(jīng)驗證跟數字仿真結果相當匹配。CCD的讀出噪聲可達到非常低水平，適合如天文或科學(xué)成像，這些應用領(lǐng)域的讀出頻率可以非常低。
系統設計包含有最小頻帶寬的電子元素，以避免集成進(jìn)信號的不穩定時(shí)脈。在這些應用中，噪聲的1/f元件有主導地位。在高速視頻應用中， 高噪聲使得信噪比顯著(zhù)變差。從多個(gè)不同CCD視頻相機錄得的具體噪聲表示狀況數據，確認了有關(guān)理論 [5] 。CMOS 圖像傳感器的列式平行讀出布局(見(jiàn)圖一)在這一方面提供優(yōu)勢。閾值讀出頻率除以列數，再與CCD數值比較。在這裡，CIS的讀出噪聲主要由1/f數值主導。這有助于進(jìn)一步改進(jìn)CMOS技術(shù)在成像方面的性能。近期的結果顯示，CIS可提供達到1E-或更低范圍的優(yōu)秀噪聲性能。
圖4 – 讀出噪聲作為fs的函數
II. MTF 和 QE：成像質(zhì)量的支柱
量子效率(Quantum efficiency ，QE) 是直接影響圖像傳感器光電性能的因素，因為光電轉換效率的任何損耗都會(huì )直接減低信噪比 (Signal-To-Noise- Ratio，SNR) 。它的影響是兩方面的，因為當散粒噪聲(信號的平方根)是主要噪聲源時(shí)，QE不單是信噪比的被除數(信號)，同時(shí)也是除數(噪聲)。在這一點(diǎn)之上，CCD和CMOS處于同一水平，可是CCD在QE改進(jìn)方面累積有多年的技術(shù)工藝優(yōu)化，而在CIS的QE改進(jìn)發(fā)展相對較遲?；诠栉镔|(zhì)的物理特性，較長(cháng)的波長(cháng)能穿透光敏轉換地帶，所以會(huì )使用厚的外延材料來(lái)增加上紅色和近紅外線(xiàn)波長(cháng)的QE。根據比爾朗伯定律(Beer-Lambert law)，被吸收的能量是與介質(zhì)的厚度成指數關(guān)係。高端應用的 CCD 利用較厚的硅物質(zhì)和背照(back side illumination ，BSI)工藝以恢復高寬帶QE和近紅外線(xiàn)(near infrared ，NIR)敏感度，因而擁有優(yōu)勢。
圖5 – QE 指標
隔行傳輸CCD(interline transfer CCD，ITCCD) 是基于特定的生產(chǎn)工藝，導入所謂的“垂直溢漏”(vertical overflow drain，VOD)或“垂直抗暈”(vertical antiblooming，VAB)功能。VAB開(kāi)發(fā)于1980年代初期，具有非常好的性能，但缺點(diǎn)是會(huì )減低紅色的反饋并拒絕頻譜中的NIR部份。
圖 6 – 深耗盡方法
因為這個(gè)原因，ITCCD不能從BSI中獲益。而高端CCD因為使用垂直抗暈工藝，所以沒(méi)有這一限制。而CMOS也具有同一特點(diǎn)：在薄的感測層上，因為電荷不會(huì )在像素之間滲透，所以沒(méi)有串擾的缺點(diǎn)。結果是ITCCD和標準CIS都能夠實(shí)現良好的空域解析度或調制轉換函數(modulated transfer function，MTF) 。要增加NIR部份和敏感度，需要顯著(zhù)增加物料厚度，但是厚物料會(huì )增加光電串擾，引致MTF衰減。成像質(zhì)量是MTF和QE的綜合結果(即所謂的檢測量子效率Detective Quantum Efficiency，DQE)，所以必需同時(shí)考量空域和時(shí)域因素。圖6顯示利用硅摻雜方法恢復MTF的深耗盡(deep depletion)光電二極管。一般來(lái)說(shuō)，CIS使用類(lèi)似集成電路的常用技術(shù)(特別是DRAM/內存工藝)生產(chǎn)，所以不會(huì )牽涉上述的特定工藝配方。不過(guò)近期的技術(shù)研究文章展示適用于CIS的特定工藝導入方案，能實(shí)現出色的QE改進(jìn)甚至相對接近高端CCD的水平(見(jiàn)圖5)。最新的CMOS技術(shù)趨勢可說(shuō)是突飛猛進(jìn)，引進(jìn)了如導光板、深槽隔離(deep trench isolation，DTI)、埋藏微透鏡，以及在光敏范圍下嵌入包含像素晶體管的迭層芯片等技術(shù)。
III. 固有缺陷
“嵌入式光電二極管” (pinned photodiode，PPD) 或“空穴堆積二極管”(hole accumulation diode，HAD) 最初開(kāi)發(fā)目的是消除延遲并把全部電荷從光電二極管轉移到ITCCD寄存器[12]。CMOS圖像傳感器的一個(gè)重大發(fā)展是在2000年代初期引進(jìn)ITCCD光電二極管結構[11]，如圖7所示。在CMOS中，像素結構多數以每像素的晶體管數目來(lái)表示。大部分 CMOS圖像傳感器傾向使用電子卷簾快門(mén)(electronic rolling shutter)，這有助于集成并只需少至三個(gè)晶體管 (3T)就能實(shí)現。雖然有結構簡(jiǎn)單的優(yōu)點(diǎn)，3T像素結構的缺點(diǎn)是電路來(lái)自kT/C (或溫度) 噪聲的像素生成時(shí)域噪聲會(huì )較大，而且不能輕易消除。
圖 7 – ITCCD 和 5T CMOS 圖像對比圖
嵌入式光電二極管最初引進(jìn)到CIS以去除來(lái)自浮動(dòng)擴散重置的噪聲，后來(lái)并引進(jìn)到四晶體管像素(4T)結構中。4T結構進(jìn)行相關(guān)雙采樣(CDS)以消除重置瞬時(shí)噪聲。這一結構也允許晶體管在像素間共用布局，以便于把每像素的有效晶體管數目減到兩個(gè)或更少。事實(shí)證明，每像素的晶體管數目減少，能夠空出更多范圍供光敏部分或填充因子去更直接地把光線(xiàn)耦合到像素上。不過(guò)如圖8所示，在擷取視頻或包含快動(dòng)作的圖像時(shí)，ERS會(huì )導致更多圖像變形。PPD會(huì )在第二級時(shí)工作，以進(jìn)行全局快門(mén)(GS)擷取。它能夠去除ERS偽影并進(jìn)一步消除時(shí)域噪聲、暗電流和固定模式噪聲。接近PPD的第五個(gè)晶體管(5T)的功能是排除過(guò)多的電荷并調整重迭模式的集成時(shí)間(在集成時(shí)讀出)。
圖 8 – 圖像瑕疵：CMOS ERS 變形
全局快門(mén)(GS)模式一般配合 ITCCD使用，但在某些狀況下會(huì )對彌散現像敏感。
圖 9 – 圖像瑕疵：CCD 彌散
彌散是在電荷轉移時(shí)出現的現像，會(huì )在影像上產(chǎn)生直線(xiàn)如圖9。這瑕疵在高反差圖像上尤其顯著(zhù)，但不應把它和相似的光暈現像混淆。最常用的解決方案是導入幀行間轉移(frame-interline transfer，FIT) CCD結構，而FIT也擁有較高視頻速率的優(yōu)點(diǎn)。與CMOS等效的彌散參數是全局快門(mén)效率(Global Shutter Efficiency，GSE) ，
有時(shí)也稱(chēng)為寄生光敏度(parasitic light sensitivity，PLS) ，是對應于傳感節點(diǎn)到光電二極管的敏感度比例。ITCCD 的GSE 值一般介乎于-88dB 到 -100dB [13]，在CMOS則是-74dB 到 -120dB 甚至是3D迭層結構的 -160dB 。利用先進(jìn)訂製像素微鏡片(如zerogap) 可在從改進(jìn)波長(cháng)反饋的敏感度到減小CMOS像素上的二極管所造成的填充因子損失方面實(shí)現顯著(zhù)的分別。它也是改進(jìn)GSE性能的主要因素。
IV. CMOS 成像技術(shù)的未來(lái)
CCD技術(shù)特別適合時(shí)間延遲積分(time delay integration，TDI)領(lǐng)域。TDI(在掃描場(chǎng)景時(shí)，電子同步的積分和累加)的導入相對直接，只需要一個(gè)電荷轉移器件就可以完成。這技術(shù)最初用于信噪比最大化，然后用于CIS CCD以保存良好的圖像定義(MTF)。近年多個(gè)于模擬區域(電壓) 或數字區域復製信號累加的嘗試，為CMOS TDI開(kāi)拓新的發(fā)展方向。不論在太空地面觀(guān)測或是在機器視覺(jué)方面，CCD延遲積分結構的低噪聲和高敏感度性能都廣受歡迎。不過(guò)現時(shí)最令人期待的發(fā)展是基于CMOS工藝、但擁有CIS CCD的優(yōu)點(diǎn)以及電荷轉移寄存器結合行式ADC轉換器的技術(shù) 。雖然有長(cháng)足進(jìn)步，CMOS圖像傳感器的敏感度在光線(xiàn)非常微弱應用(如只有幾十微流明的環(huán)境) 仍然受限于讀出噪聲。使用電子倍增技術(shù)的EMCCD 顯示出在降噪方面的巨大潛力，因而受到科學(xué)成像市場(chǎng)的注意。一般來(lái)說(shuō)，就如 CCD被CMOS 傳感器取代一樣， EMCCD 也有潛力朝著(zhù)電子倍增CMOS (electron multiplying CMOS，EMCMOS)的方向發(fā)展[20]。一如EMCCD，EMCMOS計劃改進(jìn)光線(xiàn)非常微弱應用中的圖像質(zhì)量，以配合科學(xué)或監視方面的應用。CMOS 技術(shù)有助于實(shí)現更小更具智能的系統、降低功耗，以減低量產(chǎn)的成本。(即所謂的 SWAP-C 方法)。電子倍增的原理是在讀出鏈任何加入任何噪聲前為信號進(jìn)行增益，使得噪聲被增益攤分，以改進(jìn)信噪比?；贑CD原理，信號會(huì )以電子包的形式傳送，然后在讀出之前共同對每一個(gè)像素進(jìn)行倍增。CMOS的信號是在電壓域，因而倍增工作必需在源跟隨晶體管把噪聲加進(jìn)信號并傳送到浮點(diǎn)之前完成。
隨著(zhù)3D成像的流行，需要物件深度的信息，飛行時(shí)間(Time-Of-Flight，TOF)技術(shù)在這一方面派上用場(chǎng)。TOF的原理是在傳感器平面上設置人工脈沖光源并發(fā)射出去，然后把反饋的反射波段用于相關(guān)函數計算來(lái)得出距離。這一技術(shù)于1995年于 “鎖定”CCD中首次提。而TOF在CMOS的應用則是由CCD像素的啟發(fā)而來(lái)。另一方法則是使用電流輔助光子解調器(Current Assisted Photonic Demodulators，CAPD)測量深度。兩種方法都實(shí)現了工業(yè)3D傳感器的量產(chǎn)并實(shí)現了一系列的應用如計算人數、安全監控、計量學(xué)、工業(yè)機器人、手勢辨識和先進(jìn)汽車(chē)駕駛者輔助系統 (ADAS)等。這是都是CCD技術(shù)衍生的意念成功過(guò)度到CMOS作改進(jìn)，再實(shí)現工業(yè)應用大規模導入的典型例子。
CMOS 技術(shù)導入也衍生出新的應用范圍。舉個(gè)例子，跟CCD在1980年代在專(zhuān)業(yè)相機領(lǐng)域替代現像管(vidicon tubes)相似，單光子雪崩二極管(Single- Photon Avalanche Diode，SPAD) 原來(lái)的開(kāi)發(fā)目的是作為光電倍增管(photomultiplier tubes，PMT)的固態(tài)替代產(chǎn)品。SPAD基本上是在所謂的蓋革模式(Geiger mode)中，依照擊穿模式上的反壓進(jìn)行偏置的p-n 結。不過(guò)這結構十分不穩定，任何能量改變都會(huì )導致雪崩效應。這一特點(diǎn)被用于單光子感測。通過(guò)在SPAD和輸入電壓之間導入一個(gè)簡(jiǎn)單的電容元件，利用被動(dòng)抑制原理開(kāi)閉雪崩，或使用嵌入式MOSFET通道啟動(dòng)主動(dòng)抑制原理達到同一目的。這樣就可以製作代表量子事件的數字信號。根據原理，SPAD 一個(gè)基于簡(jiǎn)單結構的CMOS技術(shù)，無(wú)需用于圖像傳感器的專(zhuān)門(mén)工藝。不過(guò)因為它需要復雜的電路，SPAD陣列的工作也較為復雜。跟光子的到達一樣， SPAD的引發(fā)和事件記數依定義是非同步的。CMOS技術(shù)因而是不二之選。例如這就能夠非?？焖俚貑?dòng)掃描像素陣列，以確認已轉換的像素。這些幀組合后就能製作一個(gè)視頻序列 [23]。
V. 總結
早期一些宣稱(chēng)CCD年代終結的文章已被視為預言，只是實(shí)際的過(guò)渡時(shí)間比預計的長(cháng)許多。另一方面開(kāi)發(fā)用于CMOS圖像傳感器的圖像結構種類(lèi)和創(chuàng )新性都大大超越前人想像。隨著(zhù)晶體管蝕刻工藝縮小化和CMOS生產(chǎn)技術(shù)演進(jìn)，這些創(chuàng )新都變得可行。大型工業(yè)成像廠(chǎng)商除了價(jià)格，還繼續在光電性能方面進(jìn)行競爭?，F在的使用者已經(jīng)不是單單在乎于拍照，而是擷取人生中各個(gè)重要時(shí)刻，因而期待不論在任何光線(xiàn)狀況下都能拍出完美的照片。工業(yè)應用也因著(zhù)這些改進(jìn)，在其它一般范圍上得益。越來(lái)越多視覺(jué)系統也基于消費者市場(chǎng)趨勢而調整其圖像傳感器要求，圖像縮小就是一個(gè)例子。而高速處理能夠提升高成本生產(chǎn)機器的產(chǎn)量并實(shí)現自動(dòng)化工藝和檢查，所以也是一個(gè)重要的經(jīng)濟因素。新的應用正把傳感器推向性能極限并不允許圖像內有更多噪聲，推動(dòng)了單光子成像技術(shù)。除了簡(jiǎn)單的攝影和顯示，3D擴增實(shí)境技術(shù)也用盡了CMOS技術(shù)的所有潛能，提供另類(lèi)的視覺(jué)空間體驗。一如地球上的主要物種，CMOS傳感器已經(jīng)大大進(jìn)化并適應其周遭環(huán)境。
推薦閱讀：
