【導讀】MOS 管作為半導體領(lǐng)域最基礎的器件之一，無(wú)論是在IC 設計里，還是板級電路應用上，都十分廣泛。目前尤其在大功率半導體領(lǐng)域，各種結構的 MOS 管更是發(fā)揮著(zhù)不可替代的作用。作為一個(gè)基礎器件，往往集簡(jiǎn)單與復雜與一身，簡(jiǎn)單在于它的結構，復雜在于基于應用的深入考量。
因此，作為硬件開(kāi)發(fā)者，想在電路設計上進(jìn)階，搞懂 MOS 管是必不可少的一步，今天來(lái)聊聊。
一、 MOS 管的半導體結構
作為半導體器件，它的來(lái)源還是最原始的材料，摻雜半導體形成的 P 和 N 型物質(zhì)。
那么，在半導體工藝里，如何制造 MOS 管的？
這就是一個(gè) NMOS 的結構簡(jiǎn)圖，一個(gè)看起來(lái)很簡(jiǎn)單的三端元器件。具體的制造過(guò)程就像搭建積木一樣，在一定的地基（襯底）上依據設計一步步“蓋”起來(lái)。
MOS 管的符號描述為：
二、 MOS 管的工作機制
以增強型 MOS 管為例，我們先簡(jiǎn)單來(lái)看下 MOS 管的工作原理。
由上圖結構我們可以看到 MOS 管類(lèi)似三極管，也是背靠背的兩個(gè)PN結！三極管的原理是在偏置的情況下注入電流到很薄的基區通過(guò)電子-空穴復合來(lái)控制CE之間的導通，MOS 管則利用電場(chǎng)來(lái)在柵極形成載流子溝道來(lái)溝通DS之間。
如上圖，在開(kāi)啟電壓不足時(shí)，N區和襯底P之間因為載流子的自然復合會(huì )形成一個(gè)中性的耗盡區。
給柵極提供正向電壓后，P區的少子（電子）會(huì )在電場(chǎng)的作用下聚集到柵極氧化硅下，最后會(huì )形成一個(gè)以電子為多子的區域，叫反型層，稱(chēng)為反型因為是在P型襯底區形成了一個(gè)N型溝道區。這樣DS之間就導通了。
下圖是一個(gè)簡(jiǎn)單的MOS管開(kāi)啟模擬：
這是MOS管電流Id隨Vgs變化曲線(xiàn)，開(kāi)啟電壓為1.65V。下圖是MOS管的IDS和VGS與VDS 之間的特性曲線(xiàn)圖，類(lèi)似三極管。
下面我們先從器件結構的角度看一下MOS管的開(kāi)啟全過(guò)程。
1、 Vgs 對MOS 管的開(kāi)啟作用
一定范圍內 Vgs>Vth，Vds<Vgs-Vth，Vgs 越大，反型層越寬，電流越大。這個(gè)區域為 MOS 管的線(xiàn)性區（可變電阻區）。即：
Vgs 為常數時(shí)，Vds 上升，Id 近似線(xiàn)性上升，表現為一種電阻特性。
Vds 為常數時(shí)，Vgs 上升，Id 近似線(xiàn)性上升，表現出一種壓控電阻的特性。
即曲線(xiàn)左邊
2、 Vds對MOS管溝道的控制
當Vgs>Vth，Vds<Vgs-Vth時(shí)，分析同上曲線(xiàn)左側，電流Id隨Vds上升而上升，為可變電阻區。
當Vds>Vgs-Vth后，我們可以看到因為DS之間的電場(chǎng)開(kāi)始導致右側的溝道變窄，電阻變大。所以電流Id增加開(kāi)始變緩慢。當Vds增大一定程度后，右溝道被完全夾斷了！
此時(shí)DS之間的電壓都分布在靠近D端的夾斷耗盡區，夾斷區的增大即溝道寬度W減小導致的電阻增大抵消了Vds對Id的正向作用，因此導致電流Id幾乎不再隨Vds增加而變化。此時(shí)的D端載流子是在強電場(chǎng)的作用下掃過(guò)耗盡區達到S端！
這個(gè)區域為 MOS 管的恒流區，也叫飽和區，放大區。
但是因為有溝道調制效應導致溝道長(cháng)度 L 有變化，所以曲線(xiàn)稍微上翹一點(diǎn)。
重點(diǎn)備注：MOS 管與三極管的工作區定義差別
三極管的飽和區：輸出電流 Ic 不隨輸入電流 Ib 變化。
MOS 管的飽和區：輸出電流 Id 不隨輸出電壓 Vds 變化。
3、擊穿
Vgs 過(guò)大會(huì )導致柵極很薄的氧化層被擊穿損壞。
Vds 過(guò)大會(huì )導致D和襯底之間的反向PN結雪崩擊穿，大電流直接流入襯底。
三、 MOS 管的開(kāi)關(guān)過(guò)程分析
如果要進(jìn)一步了解MOS管的工作原理，剖析MOS管由截止到開(kāi)啟的全過(guò)程，必須建立一個(gè)完整的電路結構模型，引入寄生參數，如下圖。
詳細開(kāi)啟過(guò)程為：
t0~t1階段：柵極電流對Cgs和Cgd充電，Vgs上升到開(kāi)啟電壓Vgs(th)，此間，MOS沒(méi)有開(kāi)啟，無(wú)電流通過(guò)，即MOS管的截止區。在這個(gè)階段，顯然Vd電壓大于Vg，可以理解為電容 Cgd 上正下負。
t1~t2 階段：Vgs達到Vth后，MOS管開(kāi)始逐漸開(kāi)啟至滿(mǎn)載電流值Io，出現電流Ids，Ids與Vgs呈線(xiàn)性關(guān)系，這個(gè)階段是MOS管的可變電阻區，或者叫線(xiàn)性區。
t2~t3階段：在MOS完全開(kāi)啟達到電流Io后，柵極電流被完全轉移到Ids中，導致Vgs保持不變，出現米勒平臺。在米勒平臺區域，處于MOS管的飽和區，或者叫放大區。
在這一區域內，因為米勒效應，等效輸入電容變?yōu)椋?+K）Cgd。
米勒效應如何產(chǎn)生的：
在放大區的 MOS管，米勒電容跨接在輸入和輸出之間，為負反饋作用。具體反饋過(guò)程為：Vgs 增大>mos開(kāi)啟后Vds開(kāi)始下降>因為米勒電容反饋導致Vgs 也會(huì )通過(guò)Cgd放電下降。這個(gè)時(shí)候，因為有外部柵極驅動(dòng)電流，所以才會(huì )保持了Vgs 不變，而Vds還在下降。
t3~t4階段：渡過(guò)米勒平臺后，即Cgd反向充電達到Vgs，Vgs繼續升高至最終電壓，這個(gè)電壓值決定的是MOS管的開(kāi)啟阻抗Ron大小。
我們可以通過(guò)仿真看下具體過(guò)程：
由上面的分析可以看出米勒平臺是有害的，造成開(kāi)啟延時(shí)，不能快速進(jìn)入可變電阻區，導致?lián)p耗嚴重，但是這個(gè)效應又是無(wú)法避免的。
目前減小 MOS 管米勒效應的幾種措施：
a： 提高驅動(dòng)電壓或者減小驅動(dòng)電阻，目的是增大驅動(dòng)電流，快速充電。但是可能因為寄生電感帶來(lái)震蕩問(wèn)題。
b: ZVS 零電壓開(kāi)關(guān)技術(shù)是可以消除米勒效應的，即在 Vds 為 0 時(shí)開(kāi)啟溝道，在大功率應用時(shí)較多。
c: 柵極負電壓驅動(dòng)，增加設計成本。
d: 有源米勒鉗位。即在柵極增加三極管，關(guān)斷時(shí)拉低柵極電壓。
四、 MOS 管的驅動(dòng)應用
上面已經(jīng)詳細介紹了 MOS 管的工作機制，那么我們再來(lái)看 datasheet 這些參數就一目了然了。
極限值參數代表應用時(shí)的最高范圍，功耗和散熱是高功率應用時(shí)的重點(diǎn)。
功率應用中尤其考慮導通電阻、米勒電容等，高速應用中重點(diǎn)考慮寄生電容。
漏電流的參數一般影響的是大規模集成芯片的功耗。
反向恢復時(shí)間是一個(gè)重要參數，它表示 MOS 管由開(kāi)啟到截止的恢復時(shí)間，時(shí)間太長(cháng)會(huì )極大影響速度和功耗。
體二極管：
在分立器件NMOS管中，S端一般襯底，所以導致DS之間有一個(gè)寄生二極管。
但是在集成電路內部，S端接低電位或者高電位，不一定接襯底，所以就不存在寄生二極管。
寄生二極管具有保護 MOS 管的作用，導出瞬間反向的大電流。
MOS 的驅動(dòng)是應用設計的重點(diǎn)，接下來(lái)我們聊聊有哪些驅動(dòng)方式和特點(diǎn)。
4.1 直接驅動(dòng)
驅動(dòng)芯片直接輸出 PWM 波
特點(diǎn)：驅動(dòng)環(huán)路距離不能太遠，否則因為寄生電感降低開(kāi)關(guān)速度和導致振鈴。另外，一般驅動(dòng)器也難以提供很大的驅動(dòng)電流。
4.2 推挽式驅動(dòng)
PWM 驅動(dòng)通過(guò)推挽結構來(lái)驅動(dòng)柵極
特點(diǎn)：實(shí)現較小的驅動(dòng)環(huán)路和更大的驅動(dòng)電流，柵極電壓被鉗位在 Vb+Vbe 和 GND 與Vbe 之間。
4.3 柵極驅動(dòng)加速電路
并聯(lián)二極管可以分流，但是隨著(zhù)電壓降低，二極管逐漸失去作用。
4.4 PNP關(guān)斷電路
特點(diǎn)：PNP 在關(guān)斷時(shí)形成短路放電，但是無(wú)法完全為 0，二極管 Don 可以鉗位防止三極管擊穿。
五、 小結
以上大概詳細介紹了MOS管這一半導體基礎元器件的工作原理和應用，具體到工作中還需要的是實(shí)際測試和實(shí)驗，特別是不斷在一些應用中，尤其是應用問(wèn)題中加深理解。這樣或許才能真正的把相關(guān)基礎知識融入到自己的能力中，游刃有余的解決技術(shù)問(wèn)題。搞技術(shù)嘛，和做人一樣，從小處做，往高處看。
原創(chuàng )： 硬漢
參考:
● Power MOSFET Avalanche Guideline----SungmoYoung, Application Engineer
● Analysis of dv/dt Induced Spurious Turn-onof MOSFET
● Prediction of MOS switching-off loss basedon parameters of datasheet
● Power MOS FET Application Note
● Design And Application Guide for HighSpeedMOSFET Gate Drive Circuits
推薦閱讀：
