很多情況下，額外通信不需要高速，因此設計人員便從認證器件列表上選用幾個(gè)光耦合器，而不再使用SPI所需的高速數字隔離器。但是，光耦合器不如數字隔離器那么容易設計，尤其是簡(jiǎn)單的低速光耦合器。設計師也許需要上一堂“光耦合器電流傳輸比(CTR)如何隨時(shí)間和溫度變化而變，以及它如何影響應用速度”的速成課。如果多個(gè)方向需要額外的通信，那么就需要使用多個(gè)封裝，因為如果光耦合器是一個(gè)多通道器件，則其通道就必須沿同一個(gè)方向傳輸數據。隨著(zhù)設計的逐步展開(kāi)，尺寸、成本和時(shí)間投入便會(huì )快速增加。

 

 

使用四通道高速數字或光學(xué)隔離可輕松隔離SPI總線(xiàn)。四通道數字隔離器能以緊湊的尺寸實(shí)現隔離，且通常支持5 MHz至10 MHz SPI時(shí)鐘速率。無(wú)論基于集成式微變壓器、電容或光耦合器，都需要跨越隔離柵傳輸信號。在電流隔離技術(shù)中，有兩種主要的編碼方案可以耦合輸入信號：邊沿編碼和電平編碼。電平編碼方案允許采用傳播延遲較低的隔離器，并且一般而言空閑時(shí)的功耗更高，時(shí)序性能(抖動(dòng)和PWM)較差。另一方面，邊沿編碼方案功耗較低，且時(shí)序性能較好。然而，很多基于邊沿的部署具有較長(cháng)的傳播延遲，從而限制了SPI總線(xiàn)的時(shí)鐘速度。我們將探索消除這種限制以及實(shí)現極高性能SPI總線(xiàn)隔離的技巧。

 

在邊沿編碼方案中，輸入數字轉換跨越隔離柵進(jìn)行編碼。然后，通過(guò)解碼這些轉換信號，在輸出端再現數字輸入。圖1中的示例波形(A類(lèi))顯示如何對輸入邊沿進(jìn)行差分編碼。上升和下降輸入轉換分別編碼為窄正脈沖和負脈沖。

 

只要數字輸入正在切換，信號就會(huì )正常傳輸，但如果發(fā)生輸入至輸出直流電平失配，則失配會(huì )一直存在，除非對其進(jìn)行校正。這在數據通道空閑時(shí)上電最為明顯；無(wú)信號跨越隔離柵進(jìn)行輸入引腳直流狀態(tài)通信，且邊沿傳輸前啟動(dòng)狀態(tài)可能不匹配輸入數據。為了解決這個(gè)問(wèn)題，邊沿編碼方案采用了某種形式的“刷新”電路，確保在輸出端進(jìn)行直流校正。在輸入靜止的預設時(shí)間(TREFRESH)之后，通過(guò)周期性跨越隔離柵傳輸最后一次轉換可實(shí)現刷新。圖1還顯示了示例邊沿編碼方案中的刷新(B類(lèi)波形)。

 

圖1. 跨越隔離柵的編碼波形示例。A類(lèi)和B類(lèi)分別為帶與不帶刷新信號的編碼波形。

 

在該波形上，哪怕輸入信號未在上升沿和下降沿之間轉換，多個(gè)編碼上升轉換也會(huì )跨越隔離柵傳輸，以便刷新接收器狀態(tài)并確保接收器處于高電平狀態(tài)。顯然，除了確保上電時(shí)具有正確的輸出狀態(tài)，刷新電路還有助于校正輸出狀態(tài)(若輸出遭破壞并與輸入狀態(tài)不同步)。由于編碼數據持續傳輸，該方案產(chǎn)生空閑功耗。由于在邊沿編碼方案中要求刷新，了解該方案固有的時(shí)序影響很重要。從圖1中的波形可知，輸入轉換和刷新信號均通過(guò)同樣的隔離通道傳輸，但時(shí)間獨立。輸入信號完全異步于內部刷新生成電路，因而刷新上一次轉換傳輸的同時(shí)可能發(fā)生輸入轉換。這可能會(huì )在接收器端損害時(shí)序，導致邏輯錯誤。為了避免這種時(shí)序沖突錯誤，會(huì )要求刷新電路的信號路徑增加一定的“預判”延遲。

 

該延遲可確?？缭礁綦x柵的編碼信號之間具有最小隔離，從而允許接收器明確解碼一切編碼傳輸序列。缺點(diǎn)是隨著(zhù)速度的增加，這種延遲會(huì )大幅增加隔離器的傳播延遲，進(jìn)而限制滿(mǎn)足SPI時(shí)序要求的能力。

 

幸運的是，這種限制是可以解決的。如果輸入轉換和刷新?tīng)顟B(tài)通過(guò)不同的隔離元件傳輸，并且隨后在輸出端匯合，則無(wú)需任何預判延遲，且伴隨著(zhù)時(shí)序性能的下降。將此構想擴展至多通道隔離器，則所有通道的刷新?tīng)顟B(tài)可在單個(gè)隔離通道內時(shí)間多路復用，然后解復用并與相應輸出合并?；旧?，輸入狀態(tài)經(jīng)采樣、封裝后，以串行方式跨越隔離柵傳輸。接收器持續跟蹤輸入直流狀態(tài)，然后根據輸入保持非活動(dòng)的時(shí)間決定使用直流狀態(tài)或是最后一次輸入轉換來(lái)更新輸出。由于僅有一個(gè)額外的數字隔離器通道搭載全部刷新?tīng)顟B(tài)，因此可以釋放所有輸入通道的預判延遲，并使其僅搭載輸入開(kāi)關(guān)信息，從而大幅改善傳播延遲。圖2顯示了這一構想。

 

圖2. 搭載輸入1和輸入2刷新時(shí)間多路復用的專(zhuān)用第三隔離通道功能框圖。

 

ADI SPIsolator?系列高速數字隔離器采用該方案實(shí)現SPI通道的極低傳播延遲，從而實(shí)現高達17 MHz的高帶寬隔離SPI總線(xiàn)部署。額外的隔離器通道搭載刷新信息，并通過(guò)將數據時(shí)間多路復用至跨越隔離柵來(lái)回傳輸的數據包中，實(shí)現傳輸各種其他低吞吐率信號的額外用途。這樣可以實(shí)現除SPI串行數據位以外的其他通信，從而獲得功能多樣化且高度集成的隔離式SPI總線(xiàn)。

 

 

SPIsolator產(chǎn)品系列中的部分型號在多路復用刷新通道上集成三個(gè)250 kbps輔助數字通道。三個(gè)不同的產(chǎn)品型號允許針對這些輔助通道進(jìn)行多通道方向配置。哪怕輔助通道異步，它們也會(huì )在通過(guò)單隔離通道傳輸前進(jìn)行采樣和數據包封裝。這些輔助通道的傳播延遲變化量最高可達2.6 μs，具體取決于通道輸入何時(shí)根據內部采樣時(shí)鐘切換。對異步輔助信號進(jìn)行采樣和串行化還能將其與內部采樣時(shí)鐘同步。如果慢信號之間具有精確的時(shí)序很重要，那么這可能導致時(shí)序問(wèn)題，對于1.2 μs或更短時(shí)間窗口內的精度而言更是如此。幸運的是，典型SPI總線(xiàn)周?chē)鷥H有極少數輔助信號之間要求具備如此精確的時(shí)序關(guān)系。更為重要的是，該低速數據系統經(jīng)過(guò)仔細設計，可保留(多個(gè)異步通道的)邊沿階數——只要邊沿由至少一個(gè)最小偏斜隔離(VIXSKEW)。換言之，如果某個(gè)邊沿在輸入端超前另一個(gè)邊沿，則隔離器不會(huì )反轉階數。

 

 

圖3. 采用多種技術(shù)實(shí)現補充功能的典型SPI應用。

 

圖3是一個(gè)典型SPI應用，該應用要求1 MHz SCLK、四線(xiàn)式SPI以及三個(gè)用于中斷、電源良好和復位的額外信號。低速通道可能僅需40 μs傳播延遲。選擇這些參數，以便檢查所有元器件選項。時(shí)序處于所有主要類(lèi)型隔離器的能力范圍內，因此可以獨立于性能之外比較解決方案尺寸與成本的集成效應。以下提供部分實(shí)施選項：

 

1) 使用全部光耦合器

2) 針對慢信號通道的SPI和光耦合器使用數字隔離器

3) 使用全集成式數字隔離器，比如ADI SPIsolator

 

就原理圖而言，這些解決方案大致相似。然而，如果仔細看圖4的話(huà)，可以發(fā)現IC如何在PCB上布局。紅框大致框出了隔離元器件所需的范圍，以及允許放置無(wú)源器件的位置。

 

以混合速度光耦合器解決方案為基準，很多設計人員會(huì )試圖將標準數字隔離器與成本極低的光耦合器組合，并以為那就是性?xún)r(jià)比最高的低速信號采樣實(shí)現方法。解決方案之間很大一部分的差異是因為數字隔離器允許在單個(gè)封裝內混合通道方向，避免了大量的封裝開(kāi)銷(xiāo)?；旌霞夹g(shù)解決方案可能具有較高的性?xún)r(jià)比，但額外犧牲了設計時(shí)間，并產(chǎn)生穩定性問(wèn)題。廉價(jià)的光耦合器速度很慢，且由于結構簡(jiǎn)單而需要細研究考量才能成功完成設計。必須非常仔細確保它們隨時(shí)間和溫度變化的穩定性，同時(shí)盡可能降低功耗。

 

從光耦合器解決方案轉為完全集成式解決方案(比如ADI ADuM3152 SPIsolator的集成式解決方案內置通道間速度差和脈沖階數反轉保護功能，無(wú)設計開(kāi)銷(xiāo)、無(wú)需占用額外的電路板空間。集成式解決方案的低速通道還支持遠高于單個(gè)晶體管光耦合器的數據速率。集成式解決方案的成本遠低于光耦合器解決方案的一半，并且相比分立式光耦合器每通道具有更低的低速通道成本?？紤]到SPI性能，則ADuM3152數字隔離解決方案可支持高達17 MHz時(shí)鐘速率的SPI，因為其傳播延遲極短；而光耦合器的“快速”通道能以合理的成本在最高3 MHz頻率下工作。

 

圖4. 采用光耦合器實(shí)現補充功能的典型SPI應用。

 

 

在A(yíng)DuM3154產(chǎn)品的變體中，250 kbps、低速、雙通道地址總線(xiàn)用來(lái)控制隔離式從機選擇地址線(xiàn)(SSx)，允許在最短2.6 μs時(shí)間內改變目標從機器件。圖6中的部署使用了通用隔離器和ADuM3154。圖5顯示了SSx如何跟隨地址位(SSAx)的改變而轉換。

 

ADuM3154使用2位地址總線(xiàn)將主機-從機選擇(MSS)路由至四個(gè)從機之一。這些地址總線(xiàn)位都是慢速信號，它們再次綁定四個(gè)常用高速SPI通道的刷新?tīng)顟B(tài)。 就像刷新?tīng)顟B(tài)，地址位經(jīng)采樣、封包后，以串行方式跨越隔離柵傳輸。在從機側對數據包進(jìn)行去串行處理，地址位用來(lái)解復用MSS。解復用器將在2.6 μs內將MSS信號路由至所需從機，具體時(shí)間取決地址總線(xiàn)何時(shí)相對于內部采樣時(shí)鐘進(jìn)行切換。地址位是總線(xiàn)的一部分，必須互相同步。采樣和串行化期間必須非常謹慎，以保證這些地址位在輸出側互相保持同步，尤其是從某個(gè)選定的從機轉換至另一個(gè)從機時(shí)。

 

圖5. 從機選擇地址位SSAx選擇四個(gè)從機之一(即SSx)。

 

 

一個(gè)常見(jiàn)的SPI設計要求是與共享同一個(gè)SPI總線(xiàn)的多個(gè)從機器件對話(huà)。這可以通過(guò)多種方式實(shí)現。如果數據同時(shí)從所有次級端器件采樣而來(lái)，并且所有數據的每一幀都傳輸，則最簡(jiǎn)單的方法是采用菊花鏈將器件連接起來(lái)，并將整個(gè)鏈路上的所有器件信號通過(guò)單個(gè)隔離端口順序移出。但如果數據采集序列不固定，則每一個(gè)SPI從機都必須單獨尋址。這就為隔離式接口提出了特定的挑戰。

 

如果每一個(gè)從機都必須獨立尋址，則每個(gè)器件都必須有獨立的從機選擇線(xiàn)。很多情況下，從機選擇不僅選擇特定目標用于SPI通信，還會(huì )發(fā)起ADC轉換(舉例而言)，因此該條線(xiàn)路還必須具有高度精確的時(shí)序性能。在很多部署中，這就要求提供額外的隔離通道，并具有與時(shí)鐘通道相當的速度，以保留時(shí)序。一

款四通道隔離SPI設計如圖6所示；圖中，標準四通道高速隔離采用三個(gè)額外的高速隔離通道予以加強。

 

從機選擇的另一種方法如圖6右半部分所示。在次級端使用一個(gè)多路復用器，而較低速度的隔離選擇線(xiàn)可用來(lái)選擇目標。必須謹慎切換多路復用控制線(xiàn)，以防它們在時(shí)序略為失配時(shí)躍遷至不正確的中間狀態(tài)。該方案采用SPIsolator器件所提供的低速通道實(shí)現，并且由于應用定義良好，因此可以?xún)炔繕嫿▽τ诓淮_定狀態(tài)的保護，防止小的時(shí)序誤差造成瞬時(shí)輸出狀態(tài)。

 

圖6. 典型多從機SPI應用。

 

在最終分析中，若無(wú)論何種技術(shù)都能達到性能要求，則最佳設計選擇便出于容易部署、尺寸和成本考慮。圖7顯示了三種可能的部署，從左到右依次是：使用7個(gè)隔離通道的簡(jiǎn)單光耦合器、使用數字隔離器的同一款方案、使用SPIsolator集成式多路復用器功能的方案。光耦合器解決方案尺寸最大，數字隔離器尺寸是前者的72%，而SPIsolator僅占PCB尺寸面積的36%。三個(gè)解決方案的成本對比也和面積類(lèi)似，SPIsolator方案的成本相比其他方案大幅降低。

 

圖7. 采用光耦合器實(shí)現補充功能的典型SPI應用。

 

 

設計高性能隔離式SPI解決方案時(shí)，SPIsolator產(chǎn)品系列可以通過(guò)多路復用控制通道來(lái)支持高速SPI，其傳播延遲極低，且輔助功能的集成度極高。該SPI通道組合包含補充功能，具有方便的高度集成式隔離SPI總線(xiàn)設計，同時(shí)縮短設計時(shí)間，降低成本和電路板占位空間。