端接目的與種類(lèi)

在高速數字系統中，傳輸線(xiàn)上阻抗不匹配會(huì )引起信號反射，減小和消除反射的方法是根據傳輸線(xiàn)的特性阻抗在其發(fā)送端或接收端進(jìn)行阻抗匹配，從而使源反射系數或負載反射系數為零。

 

傳輸線(xiàn)的端接通常采用兩種策略：

 

1）使負載阻抗與傳輸線(xiàn)阻抗匹配，即終端端接；

2）使源阻抗與傳輸線(xiàn)阻抗匹配，即源端端接。

 

端接策略選擇

如果負載反射系數或源反射系數二者任一為零，反射將被消除。從系統設計的角度，應首選策略1，因其是在信號能量反射回源端之前在負載端消除反射，因而消除一次反射，這樣可以減小噪聲、電磁干擾（EMI）及射頻干擾（RFI），而策略2則是在源端消除由負載端反射回來(lái)的信號，只是消除二次反射，在發(fā)生電平轉移時(shí)，源端會(huì )出現半波波形，不過(guò)由于策略2實(shí)現簡(jiǎn)單方便，在許多應用中也被廣泛采用。

 

串接端接

源端端接主要是串接端接方法，串行端接是通過(guò)在盡量靠近源端的位置串行插入一個(gè)電阻RT（典型10Ω到75Ω）到傳輸線(xiàn)中來(lái)實(shí)現。串行端接是匹配信號源的阻抗，所插入的串行電阻阻值加上驅動(dòng)源的輸出阻抗應大于等于傳輸線(xiàn)阻抗（輕微過(guò)阻尼）。這種策略通過(guò)使源端反射系數為零從而抑制從負載反射回來(lái)的信號（負載端輸入高阻，不吸收能量）再從源端反射回負載端。

串行端接的優(yōu)點(diǎn)在于：

每條線(xiàn)只需要一個(gè)端接電阻，無(wú)需與電源相連接，消耗功率小。

 

串聯(lián)電阻匹配終端的優(yōu)勢還在于可以減少板上器件的使用數量和連線(xiàn)密度。

 

串行端接的缺點(diǎn)在于：

當信號邏輯轉換時(shí)，源端會(huì )出現半波幅度的信號，這種半波幅度的信號沿傳輸線(xiàn)傳播至負載端，又從負載端反射回源端，持續時(shí)間為2TD（TD為信號源端到終端的傳輸延遲），這意味著(zhù)此時(shí)沿傳輸線(xiàn)不能加入其它的信號輸入端。

 

串行端接適用于如下場(chǎng)合：

1）可以不受終端負載阻抗的影響；

2）器件輸出阻抗小于傳輸線(xiàn)特性阻抗；

3）一般在源同步信號中用得較多的是源端匹配，因為源同步信號線(xiàn)的信號流向相同，串擾主要為后向串擾，源端匹配就可以吸收后向的串擾。

4）信號通路上加接了元件，增加了RC 時(shí)間常數從而減緩了負載端信號的上升時(shí)間和下降時(shí)間,因而不適合用于高頻信號通路（如高速時(shí)鐘等）

 

 

并行端接

 

 

并行端接主要是在盡量靠近負載端的位置加上拉和/或下拉阻抗以實(shí)現終端的阻抗匹配，根據不同的應用環(huán)境，這種端接方式是簡(jiǎn)單地在負載端加入一下拉到信號地的電阻R（R＝Z0）來(lái)實(shí)現匹配。采用此端接的條件是驅動(dòng)端必須能夠提R=Z0供輸出高電平時(shí)的驅動(dòng)電流以保證通過(guò)端接電阻的高電平電壓滿(mǎn)足門(mén)限電壓要求。在輸出為高電平狀態(tài)時(shí)，這種并行端接電路最大的缺點(diǎn)是消耗的電流過(guò)大，如果電源是5v，驅動(dòng)電流可能達到50－100ma，這是普通驅動(dòng)器無(wú)法達到的。一般器件很難可靠地支持這種端接電路。

 

戴維寧（Thevenin）端接

 

 

戴維寧（Thevenin）端接即分壓器型端接，它采用上拉電阻R1和下拉電阻R2構成端接電阻，通過(guò)R1和R2吸收反射,此端接通常是為了獲得最快的電路性能和驅動(dòng)分布負載而采用的。

 

此端接方案降低了對源端器件驅動(dòng)能力的要求，電阻R1和R2一直在從系統電源吸收電流，直流功耗較大。

 

并聯(lián)端接的優(yōu)點(diǎn)是信號沿全線(xiàn)無(wú)失真。在驅動(dòng)多扇出時(shí)，負載可經(jīng)分枝短線(xiàn)沿線(xiàn)分布，而不是像在串聯(lián)端接中那樣必須把負載集中在線(xiàn)的末端。

 

交流端接

 

 

R 要小于等于傳輸線(xiàn)阻抗Z0，電容C 必須大于100pF，推薦使用0.1uF 的多層陶瓷電容。電容有阻低頻通高頻的作用，因此電阻R 不是驅動(dòng)源的直流負載，故這種端接方式無(wú)任何直流功耗。并行AC端接是在波形匹配的基礎上增加一個(gè)電容，它消耗更少的功率。引入的延時(shí)與RC有關(guān)。AC終端匹配技術(shù)主要用于時(shí)鐘電路。

 

二極管端接

 

 

優(yōu)勢

通常是自動(dòng)的，許多器件都有輸入保護二極管

 

劣勢

二極管頻率響應特性要求

 

拓撲結構

走線(xiàn)的拓撲結構是指一根網(wǎng)線(xiàn)的布線(xiàn)順序及布線(xiàn)結構。在實(shí)際電路中常常會(huì )遇到單一驅動(dòng)源驅動(dòng)多個(gè)負載的情況，驅動(dòng)源和負載構成了信號的拓撲。不同的拓撲分布對信號的影響是非常顯著(zhù)的。當使用高速邏輯器件時(shí)，除非走線(xiàn)分支長(cháng)度保持很短，否則邊沿快速變化的信號將被信號主干走線(xiàn)上的分支走線(xiàn)所扭曲。

 

通常情形下，PCB走線(xiàn)采用兩種基本拓撲結構，即菊花鏈(Daisy Chain)布線(xiàn)和星形(Star)分布。

 

點(diǎn)對點(diǎn)拓撲

點(diǎn)對點(diǎn)驅動(dòng)方式是指每個(gè)輸出僅驅動(dòng)一個(gè)負載，這是信號的理想驅動(dòng)方式。系統中的各種信號（特別是高速信號和時(shí)鐘信號）應盡可能采用點(diǎn)對點(diǎn)驅動(dòng)方式。端接方式靈活，可以根據信號要求、單板布線(xiàn)情況，驅動(dòng)器件等具體情況，使用源端匹配和終端匹配，信號傳輸質(zhì)量可以得到保障。

 

菊花鏈

 

 

對于菊花鏈布線(xiàn)，布線(xiàn)從驅動(dòng)端開(kāi)始，依次到達各接收端。如果使用串聯(lián)電阻來(lái)改變信號特性，串聯(lián)電阻的位置應該緊靠驅動(dòng)端。在控制走線(xiàn)的高次諧波干擾方面，菊花鏈走線(xiàn)效果最好。但這種走線(xiàn)方式布通率最低，不容易100%布通。

 

實(shí)際設計中，菊花鏈布線(xiàn)中分支長(cháng)度盡可能短，安全的長(cháng)度值應該是：Stub Delay <= Trt *0.1.。這種拓撲結構占用的布線(xiàn)空間較小并可用單一電阻匹配終結。但是這種走線(xiàn)結構使得在不同的信號接收端信號的接收是不同步的。

 

星形拓撲

 

 

星形拓撲結構可以有效地避免時(shí)鐘信號不同步問(wèn)題，其缺點(diǎn)是每條分支上都需要終端電阻。終端電阻的阻值應和連線(xiàn)的特征阻抗相匹配。這可通過(guò)手工計算，也可通過(guò)CAD工具計算出特征阻抗值和終端匹配電阻值。

 

當系統的不同信號接收端信號的接收要求是同步時(shí)，星形拓撲是最合適的。

 

在一般情況下，都不可以完全消除反射，通過(guò)改變電阻阻值與端接方式，最終找到一個(gè)可以接受的方案。