引言

在功率變換器應用中，寬帶隙（WBG）技術(shù)日益成為傳統硅晶體管的替代產(chǎn)品。在某些細分市場(chǎng)的應用場(chǎng)景中，提升效率極限一或兩個(gè)百分點(diǎn)依然關(guān)系重大，變換器功率密度的提高可以提供更多應用優(yōu)勢，在這種情況下采用基于氮化鎵（GaN）晶體管的解決方案意義重大。與傳統硅器件相類(lèi)似，GaN晶體管單位裸片面積同樣受實(shí)際生產(chǎn)工藝限制，單個(gè)器件的電流處理能力存在上限。為了增大輸出功率，并聯(lián)配置晶體管已成為設計工程師可以考慮的選項之一。應用晶體管并聯(lián)技術(shù)在最大限度提升變換器輸出功率的同時(shí)，也帶來(lái)了電路設計層面的挑戰。 

 

并聯(lián)晶體管的設計挑戰

在應用晶體管并聯(lián)技術(shù)時(shí)，首先需要考慮的是并聯(lián)晶體管的通態(tài)電阻（RDS（on））。理想情況下，所選器件應均勻匹配，以確保靜態(tài)電流在并聯(lián)晶體管之間平均分配。其次，在動(dòng)態(tài)開(kāi)關(guān)過(guò)程中，如果晶體管柵極缺乏對稱(chēng)性，不僅會(huì )導致流經(jīng)晶體管的電流分配不平衡，動(dòng)態(tài)電流和電路寄生參數將會(huì )導致高頻振蕩電壓。如果這些無(wú)法解決這些問(wèn)題，將可能導致晶體管損壞。

 

盡管傳統硅晶體管的并聯(lián)配置技術(shù)已經(jīng)十分成熟，但對于GaN器件并聯(lián)技術(shù)研究還鮮有涉及?？紤]到GaN器件驅動(dòng)的特殊性以及其高速開(kāi)關(guān)特性，我們將首先從GaN器件驅動(dòng)電路設計開(kāi)始介紹。

 

正確設計驅動(dòng)電路

諸如英飛凌科技 CoolGaN™600 V HEMT之類(lèi)的GaN晶體管采用了柵極p型摻雜工藝，這會(huì )將器件的柵極閾值電壓轉換為很低的正向電壓（1.0V～1.5V）。該結構中柵極形成的pn結正向電壓（VF）約為3.0 V，電阻為幾歐姆，與柵極電容CG并聯(lián)。因此，CoolGaN™晶體管驅動(dòng)電路與傳統硅晶體管存在很大差異。柵極驅動(dòng)過(guò)程中，一旦達到Miller平臺，柵極電壓就被鉗位到接近VF的值，這意味著(zhù)在硬開(kāi)關(guān)應用中需要負電壓來(lái)關(guān)斷晶體管。同時(shí)，CoolGaN™ 器件在穩態(tài)導通狀態(tài)和開(kāi)關(guān)瞬態(tài)所需驅動(dòng)也有所不同。

 

針對CoolGaN™晶體管特性設計的柵極驅動(dòng)電路如圖1所示。為確保柵極驅動(dòng)正常，驅動(dòng)電壓VS的峰值需要超過(guò)VF的兩倍（通常使用8V～10V），通過(guò)Ron提供了一條瞬態(tài)低阻抗高速AC路徑來(lái)為Con和CGS充電，然后通過(guò)RSS形成一條并聯(lián)的穩態(tài)DC路徑。因此，柵極導通瞬態(tài)電流由Ron決定，而RSS決定穩態(tài)二極管電流。

 

在柵極關(guān)斷時(shí)，CGS和Con中的電荷將快速達到平衡。此處必須確保Con大于CGS，以確保穩態(tài)的電荷差使柵極電壓VG變?yōu)樨撝?，從而在硬開(kāi)關(guān)應用中關(guān)斷晶體管。

當并聯(lián)配置CoolGaN™晶體管時(shí)，可使用相同參數的RC驅動(dòng)網(wǎng)絡(luò )分別連接每個(gè)并聯(lián)晶體管，再同時(shí)與傳統硅晶體管的標準驅動(dòng)器連接。并聯(lián)的幾個(gè)晶體管只需要一個(gè)隔離型驅動(dòng)器，例如隔離型EiceDRIVER™1EDI20N12AF，使用源極（OUT +）和漏極（OUT-）輸出分別實(shí)現晶體管的導通和關(guān)斷。當使用12V隔離電源作為柵極驅動(dòng)器供電時(shí)，EiceDRIVER™內部會(huì )將其分為正向驅動(dòng)電壓和-2.5V反向關(guān)斷電壓這樣可確保驅動(dòng)電壓不超過(guò)晶體管柵極閾值，并大限度減小反向導通損耗。即使在低占空比情況下，EiceDRIVER™也可以保持良好的柵極電壓調節特性，從而阻止RC驅動(dòng)網(wǎng)絡(luò )失壓。

 

電流旁路對GaN晶體管并聯(lián)配置的影響

即使每個(gè)晶體管都配置獨立的RC驅動(dòng)網(wǎng)絡(luò )，并聯(lián)晶體管的源極電流仍然存在部分共享路徑，這將會(huì )對柵極驅動(dòng)產(chǎn)生影響（見(jiàn)圖2）。理想情況下，所有源極電流都將從漏極流至晶體管源極，但不可避免的一種情況是，部分源極電流會(huì )從開(kāi)爾文源極（Kelvin source）流出。如果這些路徑的阻抗和PCB布線(xiàn)不同，則并聯(lián)的CoolGaN™晶體管柵極回路中的VGS電壓可能會(huì )有所不同，小至幾毫伏的柵極電壓差異會(huì )導致幾安培的不平衡源極電流分流，導致并聯(lián)晶體管之間在開(kāi)關(guān)瞬態(tài)產(chǎn)生劇烈振蕩。

 

圖2：在CoolGaN™并聯(lián)操作中，開(kāi)爾文源極路徑中的高阻抗可防止發(fā)生嚴重的振蕩。

 

共享驅動(dòng)電流路徑問(wèn)題可以通過(guò)在開(kāi)爾文源極路徑中引入高阻抗共模（CM）電感解決。將共模電感器和一個(gè)1?電阻器配置在柵極和相應的Kelvin源極驅動(dòng)器返回路徑之間，柵極驅動(dòng)器環(huán)路中將呈現很小的漏感，而并聯(lián)晶體管的柵極共享路徑中將由于兩個(gè)共模電感的存在呈現高阻抗。選擇共模電感需要避免對柵極驅動(dòng)器的驅動(dòng)能力產(chǎn)生影響，圖3所示的SIMetrix仿真結果清楚顯示了共模電感對共享驅動(dòng)電流路徑問(wèn)題的抑制。

 

圖3：仿真結果顯示在沒(méi)有共模電感（上）和加入共模電感（下）情況下開(kāi)關(guān)40A電流。

 

PCB優(yōu)化設計

在并聯(lián)配置晶體管時(shí)，另一個(gè)普遍關(guān)注的問(wèn)題是PCB中寄生電感和電容（器件布局、PCB布線(xiàn)、多層PCB布局），以及所用器件中寄生電感和電容的影響。對于CoolGaN™晶體管，關(guān)鍵問(wèn)題是由VGS閾值范圍和晶體管之間RDS（on）差異造成的影響。通過(guò)仿真，在SIMetrix中對CoolGaN™晶體管進(jìn)行建模分析。仿真模型使用0.9V～1.6V閾值電壓和55mΩ～70mΩ的RDS（on）值的CoolGaN™并聯(lián)，同時(shí)對寄生電感和PCB寄生電容電容進(jìn)行建模。分析結果表明，并聯(lián)晶體管分流不均僅與所用晶體管之間的RDS（on）差異有關(guān)。在必要情況下，可以通過(guò)進(jìn)行嚴格器件匹配來(lái)解決。如前文所述，使用CM電感可以避免破壞性的持續電壓振蕩。然而，遵循良好的元器件布局和PCB布線(xiàn)也是一個(gè)關(guān)鍵因素。電源環(huán)路和柵極驅動(dòng)環(huán)路必須保持較小且對稱(chēng)，同時(shí)還要確保開(kāi)關(guān)節點(diǎn)的寄生電容盡可能低。

 

積累實(shí)踐經(jīng)驗

了解挑戰及其解決方案的最佳方法是在實(shí)驗室進(jìn)行試驗。為此，英飛凌開(kāi)發(fā)了并聯(lián)半橋評估板，其中應用了四個(gè)70mΩ IGOT60R070D1 CoolGaN™晶體管。該評估板遵循了以上介紹的設計準則，可以為評估和設計開(kāi)發(fā)提供了一個(gè)良好的基礎。評估版還提供了大量測試點(diǎn)。需要注意的重要一點(diǎn)是，對于某些測量點(diǎn)，需要高帶寬隔離差分探頭，并且在使用前矯正以確保準確的波形采集。

 

通過(guò)連接外置電感，該評估板可用于降壓或升壓電路（buck circuit or boost circuit）測試、雙脈沖（double pulse test）測試以及脈沖寬度調制（PWM）運行。評估板還適用于數千瓦功率等級或高開(kāi)關(guān)頻率至1MHz的軟開(kāi)關(guān)和硬開(kāi)關(guān)應用。模塊化設計簡(jiǎn)化了測試配置流程，除了板載100µF，450V的大容量電容之外，額外的連接器允許再增加一個(gè)母線(xiàn)電容。 該組件與另外兩個(gè)高頻旁路電容器一起，確定了450V的輸出或母線(xiàn)電壓等級。在安裝合適的散熱器、導熱片和風(fēng)扇的情況下，評估板可在硬開(kāi)關(guān)或軟開(kāi)關(guān)下以高達28A的連續電流，或峰值電流70A運行。 死區時(shí)間電路中的電位計也包括在評估板內，可通過(guò)RC網(wǎng)絡(luò )實(shí)現延遲接通，以及通過(guò)二極管實(shí)現無(wú)延遲關(guān)斷。

 

圖4：并聯(lián)半橋CoolGaN™評估平臺。

 

總結

盡管硅晶體管并聯(lián)配置已經(jīng)十分成熟，GaN晶體管并聯(lián)配置對于許多設計工程師而言仍然存在挑戰，采用不同于傳統硅器件的柵極驅動(dòng)電路是并聯(lián)配置的關(guān)鍵。由此開(kāi)始，GaN晶體管并聯(lián)配置與硅晶體管相類(lèi)似，但不完全相同。為保證并聯(lián)晶體管均流，需要在設計階段對PCB布線(xiàn)和器件選型進(jìn)行優(yōu)化。針對旁路電流對并聯(lián)GaN晶體管的影響，在柵極和開(kāi)爾文源極路徑中加入合適的共模電感是必不可少的，這將有助于最大限度減小電壓震蕩。