【導讀】在功率轉換中，效率和功率密度至關(guān)重要。每一個(gè)造成能量損失的因素都會(huì )產(chǎn)生熱量，并需要通過(guò)昂貴且耗能的冷卻系統來(lái)去除。軟開(kāi)關(guān)技術(shù)與碳化硅（SiC）技術(shù)的結合為提升開(kāi)關(guān)頻率提供了可能；從而能夠縮減暫存能量和用于平滑開(kāi)關(guān)模式轉換器輸出無(wú)源元件的尺寸及數量，還為轉換器構建了減少發(fā)熱量并由此使用更小散熱片的基礎。
在功率轉換中，效率和功率密度至關(guān)重要。每一個(gè)造成能量損失的因素都會(huì )產(chǎn)生熱量，并需要通過(guò)昂貴且耗能的冷卻系統來(lái)去除。軟開(kāi)關(guān)技術(shù)與碳化硅（SiC）技術(shù)的結合為提升開(kāi)關(guān)頻率提供了可能；從而能夠縮減暫存能量和用于平滑開(kāi)關(guān)模式轉換器輸出無(wú)源元件的尺寸及數量，還為轉換器構建了減少發(fā)熱量并由此使用更小散熱片的基礎。
對于傳統的硅基功率晶體管而言，一些效率和頻率上的改進(jìn)得益于功率轉換器設計中從簡(jiǎn)單硬開(kāi)關(guān)向軟開(kāi)關(guān)架構的轉變。這種工藝技術(shù)的變革之所以重要，是由于盡管硅技術(shù)在提高開(kāi)關(guān)頻率和改善效率方面取得了長(cháng)足進(jìn)步，但SiC使得軟開(kāi)關(guān)技術(shù)得以更為有效地應用。
硬開(kāi)關(guān)和軟開(kāi)關(guān)之間的主要區別在于，軟開(kāi)關(guān)減少或消除了功率晶體管在開(kāi)通和關(guān)斷階段默認電壓及電流條件下的損耗。圖1展示了一個(gè)零電壓開(kāi)通（ZVS）技術(shù)的典型示例；其用于消除開(kāi)通時(shí)的開(kāi)關(guān)損耗。在電源開(kāi)關(guān)中，其余的主要損耗包括傳導損耗和關(guān)斷時(shí)的開(kāi)關(guān)損耗。隨著(zhù)開(kāi)關(guān)頻率的增加，電壓和電流的同步擺動(dòng)會(huì )導致顯著(zhù)的損耗。從概念上講，軟開(kāi)關(guān)通過(guò)調整電壓和電流擺動(dòng)的時(shí)序來(lái)減少或消除損耗；但“軟開(kāi)關(guān)”這一術(shù)語(yǔ)實(shí)際涵蓋了設計師用來(lái)限制損耗的多種技術(shù)。
圖1，ZVS軟開(kāi)關(guān)波形及不同開(kāi)關(guān)階段半橋電路的主要能量損耗來(lái)源
零電壓開(kāi)通（ZVS）是開(kāi)通階段最廣泛使用的軟開(kāi)關(guān)形式；它遵循一個(gè)簡(jiǎn)單的核心原理：在電流能自由通過(guò)晶體管溝道之前，減少漏極和源極間的電壓。在開(kāi)通之前，輸出電容也被充電到與漏-源電壓相同的水平；輸出電容是漏-源電容和柵-漏電容之和。為利用ZVS帶來(lái)的優(yōu)勢，需要將這些存儲的電荷清除至負載中，以避免在開(kāi)通時(shí)漏-源電壓下降和漏-源電流上升同時(shí)發(fā)生而導致的損耗。理想情況下，當晶體管溝道兩端的電壓較低（已接近零）時(shí)，電流開(kāi)始上升。
盡管ZVS的廣泛應用解決了開(kāi)關(guān)轉換器中最重要的損耗源頭問(wèn)題，但如果設計師要充分利用更高頻率的工作優(yōu)勢，還需要密切關(guān)注其它損耗源。一些應用正暴露出傳統設計中一些效率低下的問(wèn)題。諸如大型語(yǔ)言模型等領(lǐng)先AI應用對加速器的要求越來(lái)越高，導致這些加速器的工作溫度接近IC封裝的承熱極限；PCB上的每個(gè)器件都要消耗數百瓦的功率。其結果是，向承載多核微處理器、圖形處理單元和專(zhuān)用AI加速器的高密度機架所提供的電量急劇增加。
功率需求已達到一個(gè)臨界點(diǎn)；其中功率轉換器需要為機架式系統提供高達8kW的電力。在此過(guò)程中，它們將從數百伏的交流或直流饋電中取電，并以高電流水平將其轉換為48V電壓，以便分配給各個(gè)處理器群。這要求功率轉換器兼具高效率和高密度，并需要承受600V或更高電壓浪涌的故障。由于ZVS軟開(kāi)關(guān)將開(kāi)通開(kāi)關(guān)損耗降至接近0，因此在ZVS軟開(kāi)關(guān)應用中，功率半導體的主要損耗變?yōu)閭鲗p耗。這使得導致下一個(gè)關(guān)鍵效率損失的原因成為關(guān)注點(diǎn)：即電流通過(guò)時(shí)晶體管溝道中電阻所引起的傳導損耗。
理想情況下，功率轉換器中的導通電阻應盡可能低。工藝上的改進(jìn)已幫助硅超結器件滿(mǎn)足了這些需求；但設計師如今可以利用碳化硅（SiC）等寬帶隙技術(shù)，在400V至800V母線(xiàn)電壓的應用中充分利用更低電阻所帶來(lái)的優(yōu)勢。
碳化硅（SiC）在高密度功率轉換器中的一個(gè)首要優(yōu)勢在于，它能夠以極低的RdsA（單位面積導通電阻）支持高擊穿電壓；這對于數據中心的部署十分關(guān)鍵，因為數據中心的配電電壓需要足夠高，以防止在電源電纜上產(chǎn)生過(guò)大的電阻損耗。
然而，并非所有的SiC器件都完全相同。用SiC的等效器件替換硅超結MOSFET以充分利用效率和功率密度方面的改進(jìn)，似乎是一個(gè)誘人的選擇?；赟iC的設計還帶來(lái)了其它機會(huì )，使得將MOSFET結構替換為能夠大幅降低導通電阻的結構變得更具價(jià)值。對此，結型場(chǎng)效應晶體管（JFET）結構提供了關(guān)鍵優(yōu)勢。它具有概念上更簡(jiǎn)單的結構（如圖2中右下部分所示）；此外，得益于載流子無(wú)需先通過(guò)類(lèi)似MOSFET的溝道再進(jìn)入連接至漏極的n型漂移區，因而能夠實(shí)現更低的整體電阻。這讓導通電阻更接近由擊穿電壓所決定的理論極限值；使得JFET與MOSFET相比，在擊穿電壓方面能提供更高的安全裕量，同時(shí)每單位面積的導通電阻更低。
圖2，SiC MOSFET與用于共源共柵電路SiC JFET的截面比較
JFET在功率電路中應用較少使用的一個(gè)原因是它作為一種常開(kāi)型器件，需要負電壓才能完全關(guān)斷。通過(guò)使用共源共柵結構，可以實(shí)現更類(lèi)似于MOSFET（常關(guān)）的控制。這種結構將SiC JFET與低壓硅基MOSFET串聯(lián)。在共源共柵結構中采用低電壓硅基器件，如圖2右上部分所示，可最大限度地減小整體運行電阻；均衡的設計使得MOSFET對總導通電阻的貢獻小于10%。因此，可以將MOSFET和JFET融合在單一封裝中，以便于集成和設計——Qorvo將這種設備類(lèi)型稱(chēng)為SiC FET；它與SiC MOSFET有著(zhù)明顯的區別。
通過(guò)使用低電壓硅基MOSFET將控制柵極與JFET分離，可以避免通常會(huì )降低基于MOSFET設計性能的其它折衷。柵極控制的解耦使得可以在不犧牲SiC性能的前提下優(yōu)化柵極電壓及其相關(guān)電荷。標準的SiC MOSFET通常需要較高的柵極電壓，往往接近20V，以確保在整個(gè)工作溫度范圍內的正確運行。與JFET結合的共源共柵架構使得使用較低的柵極電壓（0V至12V）成為可能，這有助于減少柵極電荷，而柵極電荷正是在開(kāi)關(guān)過(guò)程中產(chǎn)生損耗的另一個(gè)潛在來(lái)源，尤其是在輕負載時(shí)對于具有高開(kāi)關(guān)頻率的軟開(kāi)關(guān)應用。
在共源共柵配置中結合使用JFET和硅基MOSFET，進(jìn)一步帶來(lái)了通過(guò)降低米勒電容（即柵極到漏極電容，Cgd）來(lái)提高效率的機會(huì )。高電容會(huì )對MOSFET的開(kāi)關(guān)速率產(chǎn)生不利影響。共源共柵結構所實(shí)現的改進(jìn)同樣提升了密度，因為它們使得開(kāi)關(guān)頻率可以高于傳統硅基器件的實(shí)用水平。
盡管ZVS避免了開(kāi)通損耗，但仍然存在死區時(shí)間；在此期間沒(méi)有功率輸出。這種死區時(shí)間在硅基設計中可長(cháng)達300ns；它減少了每個(gè)周期內可用于導通狀態(tài)的時(shí)長(cháng)比例，從而限制了最大可用開(kāi)關(guān)頻率。在500kHz的開(kāi)關(guān)頻率（周期為2μs）下，開(kāi)通和關(guān)斷邊緣的死區時(shí)間各為300ns，占整個(gè)開(kāi)通周期的30%。相比硅超結MOSFET，SiC JFET的輸出電容降低了10倍，從而顯著(zhù)縮短了所需的死區時(shí)間并提高了頻率。
十分重要的一點(diǎn)是，不應忽視在關(guān)斷階段降低損耗的機會(huì )，因為這在轉向SiC技術(shù)后可能更具優(yōu)勢。如果不使用額外的電路，當晶體管關(guān)斷時(shí)，電流和漏-源電壓將同時(shí)變化，會(huì )導致類(lèi)似于硬開(kāi)關(guān)在開(kāi)通階段的損耗。然而，快速關(guān)斷除了減少關(guān)斷開(kāi)關(guān)損耗，也會(huì )在設備漏-源端引入高關(guān)斷電壓尖峰和振鈴。
控制關(guān)斷漏-源電壓尖峰和振鈴有兩種常見(jiàn)方法。一種是使用高柵極電阻（Rg）來(lái)降低器件開(kāi)關(guān)速度；另一種方法是利用低柵極電阻和漏-源RC緩沖器電路來(lái)抑制VDS尖峰及振鈴。一個(gè)常見(jiàn)的誤解是認為使用緩沖器的效率很低；然而，對于如LLC諧振或相移全橋等經(jīng)常使用ZVS開(kāi)關(guān)技術(shù)的拓撲結構來(lái)說(shuō)，采用緩沖器比高柵極電阻更為高效。在ZVS軟開(kāi)關(guān)應用中，添加的漏-源緩沖電容不會(huì )產(chǎn)生任何開(kāi)通損耗。漏極與源極間額外的緩沖電容與低柵極電阻相結合，在互補續流器件關(guān)斷時(shí)的dv/dt轉換中提供了更高的位移電流。這進(jìn)一步減少了關(guān)斷電流和電壓之間的重疊；相較于僅使用高柵極電阻，可更大幅度降低關(guān)斷開(kāi)關(guān)損耗。通過(guò)這種方法，我們能夠在不犧牲器件開(kāi)關(guān)速度的情況下抑制VDS振鈴；而如果采納高柵極電阻的設計策略，則需要犧牲器件開(kāi)關(guān)速度。
圖3，E1B模塊在VDS = 800V、IDS = 100A時(shí)的關(guān)斷波形：（a）Qorvo UHB100SC12E1BC3-N（1,200V、100A E1B模塊），帶緩沖器（660pF、4.7Ω、Rgoff 2.2Ω）；（b）廠(chǎng)商A的1,200V 100A模塊，帶緩沖器（660pF、4.7Ω、Rgoff 2.2Ω），（c）廠(chǎng)商A的1,200V 100A模塊，不帶緩沖器（Rgoff 5Ω）
圖4，在VDS = 800V、IDS = 100A條件下，E1B模塊關(guān)斷開(kāi)關(guān)損耗的DPT測試結果：（a）廠(chǎng)商A的1,200V 100A模塊，帶緩沖器（660pF、4.7Ω、Rgoff 2.2Ω）和不帶緩沖器（Rgoff 5Ω）的對比；（b）Qorvo UHB100SC12E1BC3-N（1,200V、100A E1B模塊），帶緩沖器（660pF、4.7Ω、Rgoff 2.2Ω），和廠(chǎng)商A帶緩沖器模塊（660pF、4.7Ω、Rgoff 2.2Ω）的對比
一項以800V母線(xiàn)電壓和100A負載電流進(jìn)行的雙脈沖測試表明，為廠(chǎng)商A的SiC MOSFET模塊添加緩沖器后，損耗迅速降低了50%。而結合使用Qorvo基于JFET的器件與緩沖器，可使關(guān)斷開(kāi)關(guān)損耗進(jìn)一步降低74%。這使得開(kāi)關(guān)速率得以提高三倍，并推動(dòng)外部無(wú)源組件尺寸的減小。以圖5所示的50kW PSFB（相移全橋）仿真為例，關(guān)斷開(kāi)關(guān)損耗減少74%使得結溫相應降低10%。最終，更佳的熱性能帶來(lái)更小的散熱片和冷卻結構；兩者的結合，共同實(shí)現了轉換器體積的縮減。
圖5，50kW移相全橋FET損耗仿真；應用條件：50kW、800V Vin、400V Vout、150kHz、死區時(shí)間150ns、散熱器溫度75°C
盡管軟開(kāi)關(guān)技術(shù)有諸多復雜性，但SiC技術(shù)為其優(yōu)化使用創(chuàng )造了機會(huì )。對于需要高效率和高密度的設計，則可以跳出基于MOSFET經(jīng)典結構的束縛來(lái)實(shí)現其目標。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
意法半導體推出STeID Java Card?可信電子身份證和電子政務(wù)解決方案
利用精密信號鏈μModule解決方案簡(jiǎn)化設計、提高性能并節省寶貴時(shí)間
高分辨率低功耗圖像傳感器，工業(yè)5.0進(jìn)階應用必備
