【導讀】安森美（onsemi）推出的碳化硅共源共柵場(chǎng)效應晶體管（SiC JFET cascode）在硬開(kāi)關(guān)與軟開(kāi)關(guān)應用場(chǎng)景中展現出顯著(zhù)技術(shù)優(yōu)勢。其官方發(fā)布的《SiC JFET共源共柵應用指南》系列文檔，通過(guò)三篇技術(shù)解析深入剖析器件特性，本文作為開(kāi)篇之作，將聚焦闡釋cascode結構的核心機理。該指南不僅系統闡述共源共柵器件的拓撲架構，更對關(guān)鍵電參數、獨特性能優(yōu)勢及設計支持體系進(jìn)行全方位解讀，為功率半導體開(kāi)發(fā)者提供從基礎理論到實(shí)踐應用的完整技術(shù)指引。
安森美（onsemi）推出的碳化硅共源共柵場(chǎng)效應晶體管（SiC JFET cascode）在硬開(kāi)關(guān)與軟開(kāi)關(guān)應用場(chǎng)景中展現出顯著(zhù)技術(shù)優(yōu)勢。其官方發(fā)布的《SiC JFET共源共柵應用指南》系列文檔，通過(guò)三篇技術(shù)解析深入剖析器件特性，本文作為開(kāi)篇之作，將聚焦闡釋cascode結構的核心機理。該指南不僅系統闡述共源共柵器件的拓撲架構，更對關(guān)鍵電參數、獨特性能優(yōu)勢及設計支持體系進(jìn)行全方位解讀，為功率半導體開(kāi)發(fā)者提供從基礎理論到實(shí)踐應用的完整技術(shù)指引。
Cascode簡(jiǎn)介
碳化硅結型場(chǎng)效應晶體管（SiC JFET）相比其他競爭技術(shù)具有一些顯著(zhù)的優(yōu)勢，特別是在給定芯片面積下的低導通電阻（稱(chēng)為RDS.A）。為了實(shí)現最低的RDS.A，需要權衡的一點(diǎn)是其常開(kāi)特性，這意味著(zhù)如果沒(méi)有柵源電壓，或者JFET的柵極處于懸空狀態(tài)，那么JFET將完全導通。
然而，開(kāi)關(guān)模式在應用中通常需要常關(guān)狀態(tài)。因此，將SiC JFET與低電壓硅MOSFET以cascode 配置結合在一起，構造出一個(gè)常關(guān)開(kāi)關(guān)模式“FET”，這種結構保留了大部分SiC JFET的優(yōu)點(diǎn)。
Cascode結構
共源共柵（Cascode）結構是通過(guò)將一個(gè)SiC JFET與一個(gè)低壓、常關(guān)的硅（Si）MOSFET串聯(lián)而成，其中JFET的柵極連接到MOSFET的源極。MOSFET的漏源電壓是JFET柵源電壓的反相，從而使cascode 結構具有常見(jiàn)的常關(guān)特性。該結構可在額定漏源電壓范圍內阻斷電流，但如同任何MOSFET（無(wú)論是硅基還是碳化硅基器件）一樣，其反向電流始終可以流通。
圖 1 Cascode配置
當內部MOSFET導通或有反向電流流過(guò)時(shí)，不論cascode的柵極電壓如何，JFET的柵極-源極電壓幾乎為零，JFET處于導通狀態(tài)。當MOSFET關(guān)斷且cascode兩端存在正的VDS（漏源電壓）時(shí)，MOSFET的VDS會(huì )增加，與此同時(shí)JFET的柵源電壓會(huì )降低至低于JFET的閾值電壓，從而關(guān)斷 JFET。請參見(jiàn)圖1。
圖 2 分立cascode結構
分立cascode 結構采用并排芯片，如圖 2（a）所示，或堆疊芯片，如圖 2（b）所示。在這兩種情況下，SiC JFET 通常都是銀燒結在封裝引線(xiàn)框架上。
在并排配置中，MOSFET 安裝在一個(gè)金屬鍍層的陶瓷隔離器上，有兩組源極連接線(xiàn)：一組連接 JFET 源極和 MOSFET 漏極（金屬鍍層陶瓷的頂面），另一組連接 MOSFET 源極和源極引腳。在堆疊芯片配置中，JFET 源極和 MOSFET 漏極之間的連接線(xiàn)被取消，從而減少了雜散電感。并采用直徑較小的連接線(xiàn)連接 JFET 和 MOSFET 柵極。
該MOSFET專(zhuān)為cascode結構設計，其有源區雪崩電壓設定約為25V。MOSFET基于30V 硅工藝制造，具有低導通電阻RDS(on)，通常僅為JFET的10%，并且具有低反向恢復電荷QRR等特性。JFET用于阻斷高電壓。大部分的開(kāi)關(guān)和導通損耗都集中在JFET上。
圖 3 Cascode正向和反向電流操作
Cascode的導通電阻RDS(on)包括 SiC JFET 和低壓Si MOSFET 的導通電阻。cascode柵極關(guān)斷時(shí)，反向電流流經(jīng) MOSFET 體二極管，從而自動(dòng)導通 JFET，如圖 3（b）所示的非同步反向電流情況。
在這種情況下，源極-漏極電壓為 MOSFET 體二極管壓降加上 JFET 導通電阻的壓降。由于cascode內的 MOSFET 由硅制成，因此柵極關(guān)斷時(shí)的源極-漏極電壓不到同類(lèi) SiC MOSFET 的一半。當柵極導通時(shí)，cascode結構在正向和反向電流下具有相同的導通損耗。
Cascode的柵極電壓范圍非常靈活，原因有二。首先，柵極是 MOSFET 柵極，在室溫下閾值電壓接近 5 V，無(wú)需負柵極電壓。柵極電壓范圍為±20 V，且不存在閾值電壓漂移或遲滯風(fēng)險，同時(shí)內置了柵極保護齊納二極管。其次，cascode具有高增益。圖 4 顯示了采用 TOLL (MO-229) 封裝的 750 V、5.4 mΩ第 4 代堆疊芯片結構的cascode—— UJ4SC075005L8S 在 25 °C的輸出特性曲線(xiàn)。
圖 4 Cascode的高增益可實(shí)現 10 V 柵極驅動(dòng)
請注意，當cascode柵源電壓超過(guò)約 8 V 時(shí)，其電導率的變化非常小。一旦MOSFET導通，JFET即完全導通。這意味著(zhù)cascode可以用 0 至 10 V 的自舉電壓來(lái)驅動(dòng)，從而最大限度地降低柵極驅動(dòng)器的功率和成本。 另一方面，更寬的柵極電壓范圍（如 -5 至 +18 V）也不會(huì )對器件造成損害。
圖 5 Cascode電容
圖 5(a) 顯示了 MOSFET 和 JFET 的芯片電容變化曲線(xiàn)。請注意，圖 5(b) 中的 JFET 柵極電阻 RJG 并不是一個(gè)單獨的電阻，而是 JFET 芯片的一部分。cascode與其他功率晶體管的一個(gè)主要區別是沒(méi)有柵漏電容。當漏源電壓VDS超過(guò)JFET閾值電壓后，Crss實(shí)際上會(huì )降至零。這是因為 JFET 沒(méi)有漏極-源極電容（既沒(méi)有 PN 結，也沒(méi)有體二極管來(lái)產(chǎn)生這種電容）。
這意味著(zhù)在開(kāi)關(guān)電壓轉換過(guò)程中，cascode的 dVDS/dt 主要由外部電路而不是cascode柵極電阻決定。Cascode的 MOSFET 開(kāi)關(guān)速度可通過(guò)其柵極電阻調節，而 JFET 的開(kāi)關(guān)速度部分由 MOSFET 決定，部分則由外部電路決定。這解釋了為何在硬開(kāi)關(guān)情況下，cascode結構需借助漏源緩沖電路（snubber）來(lái)控制關(guān)斷速度并抑制電壓過(guò)沖，下文將對此進(jìn)行說(shuō)明。所有 JFET 輸出電容（包括柵漏電容與漏源電容）都是柵漏電容。cascode輸出電容 Coss約等于 JFET 柵極-漏極電容。cascode輸入電容 Ciss主要來(lái)自cascode的 MOSFET 柵極-源極電容。
未完待續，后續推文將介紹Cascode開(kāi)關(guān)特性。
（碳化硅|共源共柵|安森美，本文作者：Jonathan Dodge, P.E.）
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
賦能AI與能源及數字化轉型，TDK解決方案亮相慕尼黑上海電子展
光與波的博弈：紅外vs雷達人體感應器技術(shù)原理與場(chǎng)景適配方案全解析
第18講：SiC MOSFET的動(dòng)態(tài)特性
