【導讀】上海雷卯電子工程師在負責電力行業(yè)的智能采集終端項目升級時(shí)，即根據客戶(hù)的新需求和國網(wǎng)、南網(wǎng)新標準對原設計進(jìn)行改進(jìn)。在做原產(chǎn)品的靜電（ESD）抗擾度4級試驗，即接觸放電±8kV時(shí)，發(fā)現以太網(wǎng)會(huì )中斷，直到ESD干擾消除后才能恢復正常，如圖1所示，這種現象不滿(mǎn)足國網(wǎng)、南網(wǎng)標準中“實(shí)驗過(guò)程中，以太網(wǎng)偶爾中斷，但能自行恢復”的規定，CLASS B的要求。
圖1：以太網(wǎng)中斷不能重連
有ESD設計經(jīng)驗的人一般都知道靜電干擾途徑主要為地傳導、信號線(xiàn)+電源線(xiàn)+I/O線(xiàn)傳輸和空間輻射三種。針對以上三種干擾改進(jìn)ESD設計的方法如下：
1）軟件復位設計。增加軟件看門(mén)狗，主循環(huán)壞死就reset；加狀態(tài)檢測判斷寄存器/IO口狀態(tài)是否正確，不對就reset。
2）增加保護目標ESD免疫力，即增強IC本身ESD防護能力，比如內置集成ESD。
3）降低減弱ESD放電對保護目標的沖擊強度，比如在IC外圍增加TVS管和防靜電管等ESD防護器件，割地處理，對地并電容，及縮短走線(xiàn)距離等。
首先以太網(wǎng)芯片屬于公司大批量使用的通用芯片，不應替代；其次軟件看門(mén)狗/reset都已經(jīng)做了處理，所以方法1和2都不可選，只能選擇方法3。查看老版原理圖發(fā)現原設計并未對以太網(wǎng)模塊做所需的防ESD處理，只是在數字電源VCC和模擬電源AVCC上加了TVS管，而關(guān)鍵的差分信號TX+/TX-和RX+/RX-并沒(méi)有設計ESD防護，所以需在差分信號端增加4個(gè)TVS管。
TVS管選型需要考慮以下因素：
1）大批量供貨需考慮成本，一般而言，TVS管陣列比增加4個(gè)TVS管便宜；
2）封裝小，節省Layout空間，方便布局，TVS管陣列會(huì )比4個(gè)TVS管的體積小很多；
3）ESD防護能力，必須大于國網(wǎng)、南網(wǎng)靜電抗擾度4級，即接觸放電±8kV，空氣放電±15kV；
4）負載電容越低越好，能快速吸收ESD干擾。
經(jīng)過(guò)查詢(xún)資料選用
1）封裝極小，1.6mm*1.2mm，封裝和內部結構示意圖如圖2所示；
2）超低負載電容，0.85pF，可將快速信號衰減程度降至最低水平；
3）ESD防護能力高，接觸放電±15kV，空氣放電±15kV，遠高于國網(wǎng)、南網(wǎng)標準；
4）極低的動(dòng)態(tài)電阻，提供超低箝位電壓；超低漏電流，3.3V時(shí)最大1nA電流；
5）以太網(wǎng)電源AVCC設計上能節省一個(gè)TVS管；
6）價(jià)格便宜。
圖2：LEIDITECH ULC0504T6封裝和內部結構示意圖
以太網(wǎng)防靜電部分設計原理圖如圖3所示，L2、C59、C60組成π型濾波網(wǎng)絡(luò )，C61為去耦電容，R74-R77為以太網(wǎng)傳輸信號的上拉電阻，V10為T(mén)VS管，D9為T(mén)VS管陣列。
圖3：以太網(wǎng)防靜電部分電路
增加TVS管陣列ULC0504T6后，以太網(wǎng)模塊在Layout設計時(shí)需注意以下幾點(diǎn)：
1）ULC0504T6、濾波電容等ESD防護器件盡量和以太網(wǎng)芯片放在同一層，且盡量在同一層將它們的地pin與以太網(wǎng)芯片的地pin，這樣能減少環(huán)路面積，讓所包含的場(chǎng)流量減小，其感應電流減小。
2）ULC0504T6、濾波電容等ESD防護器件要靠近以太網(wǎng)芯片放置，差分信號和電源的走線(xiàn)先經(jīng)過(guò)ESD器件pin再到以太網(wǎng)芯片pin；
3）要盡量保證地平面連續，該打過(guò)孔的地方要打過(guò)孔，以增加回流路徑；
4）以太網(wǎng)模塊不要靠近整個(gè)板件的邊沿，盡量往中間放，這樣能增強水平和垂直耦合靜電抗擾度能力。
具體PCB布局如圖4所示，由于以太網(wǎng)差分信號從下面上來(lái)，所以ULC0504T6放在左下角，這樣保證了信號線(xiàn)先經(jīng)過(guò)TVS管陣列再到以太網(wǎng)芯片pin上。
圖4：以太網(wǎng)layout設計
改進(jìn)后的設計，靜電實(shí)驗結果如圖5所示。實(shí)驗過(guò)程中偶爾斷一次，但能立刻恢復，滿(mǎn)足了國網(wǎng)、南網(wǎng)靜電抗擾度4級實(shí)驗要求。
圖5：改進(jìn)設計后的靜電實(shí)驗結構
推薦閱讀：
