【導讀】在PCB設計中，如果對多層電路板進(jìn)行射頻線(xiàn)仿真，為了清晰地做出的對比，將仿真的PCB分為表層鋪地前的和鋪地后的兩塊板分別進(jìn)行仿真對比。結果立見(jiàn)高下。
表層未鋪地的PCB文件如下圖1所示（兩種線(xiàn)寬）:
線(xiàn)寬0.1016 mm的射頻線(xiàn)(表層鋪地前)
線(xiàn)寬0.35 mm的射頻線(xiàn)(表層鋪地前)
圖1：表層未鋪過(guò)地的PCB
首先將線(xiàn)寬不同的兩塊板(表層鋪地前)由ALLEGRO導入SIWAVE，在目標線(xiàn)上加入50Ω端口。針對不同線(xiàn)寬0.1016mm和0.35mm， 我們的仿真結果如圖2所示，圖中顯示的曲線(xiàn)是S21，仿真頻率范圍為800MHz-1GHz。
表層未鋪地的S21 (線(xiàn)寬0.1016mm)
表層未鋪地的S21 (線(xiàn)寬0.35mm)
圖2：表層未鋪地的S21
[page] 由圖中可以看到，在800MHz-1GHz的范圍內，仿真的數據展示為小數點(diǎn)后一到兩位的數量級，0.35mm的損耗要比0.1016mm的線(xiàn)小一個(gè)數量 級，這是因為0.35mm的線(xiàn)寬在該板的層疊條件下其特征阻抗接近50Ω。 因此間接驗證了我們所做的阻抗計算(用線(xiàn)寬約束)是有一定作用的。
接下來(lái)我們做了表層鋪地后的同樣的仿真(800MHz-1GHz)，導入的PCB文件如下圖。
0.1016 mm的射頻線(xiàn)(表層鋪地)
0.35 mm的射頻線(xiàn)(表層鋪地)
圖3：表層鋪過(guò)地后的PCB
仿真結果如下圖:
表層鋪地后的S21 (0.1016mm)
表層鋪地后的S21 (0.35mm)
圖4：表層鋪過(guò)地后的S21
圖4：表層鋪過(guò)地后的S21
由圖中看到，仿真的數據顯示，該傳輸線(xiàn)的線(xiàn)損已經(jīng)是1-2 dB的數量級了，當然0.35 mm的損耗要明顯小于0.1016 mm的。另外一個(gè)明顯的現象是相對于未鋪地的仿真結果，隨著(zhù)頻率由800MHz到1GHz的增加，損耗趨大。
我們可以從仿真的結果中得到這樣一個(gè)結果：
1.射頻走線(xiàn)最好按50歐姆走，可以減小線(xiàn)損；
2.表層的鋪地事實(shí)上是將一部分RF信號能量耦合到了地上，造成了一定的損耗。因此PCB表層的鋪地應該有所講究。盡量遠離RF線(xiàn)。工程經(jīng)驗是大于1.5倍的線(xiàn)寬。
相關(guān)閱讀：
PCB專(zhuān)區：高速DSP系統的電路板級電磁兼容性設計
電路分享：基于FPGA的PCB測試機的設計
PCB設計指導：如何改進(jìn)高頻信號傳輸中的SMT焊盤(pán)設計？
