一般作單鍵觸發(fā)使用時(shí)，如果IC本身沒(méi)有內接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。

數字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應用場(chǎng)合不希望出現高阻狀態(tài)，可以通過(guò)上拉電阻或下拉電阻的方式使處于穩定狀態(tài)，具體視設計要求而定。

一般的I/O端口，有的可以設置，而有的不可以設置；有的是內置，而有的是需要外接，I/O端口的輸出類(lèi)似與一個(gè)三極管的C，當C接通過(guò)一個(gè)電阻和電源連接在一起的時(shí)候，該電阻成為上C拉電阻，也就是說(shuō)，如果該端口正常時(shí)為高電平，C通過(guò)一個(gè)電阻和地連接在一起的時(shí)候，該電阻稱(chēng)為下拉電阻，使該端口平時(shí)為低電平，作用類(lèi)似于當一個(gè)接有上拉電阻的端口設為輸如狀態(tài)時(shí)，他的常態(tài)就為高電平，用于檢測低電平的輸入。

上拉電阻是用來(lái)解決總線(xiàn)驅動(dòng)能力不足時(shí)提供電流的。一般說(shuō)法是拉電流，下拉電阻是用來(lái)吸收電流的。長(cháng)線(xiàn)傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。電阻串聯(lián)才是實(shí)現阻抗匹配的好方法。通常線(xiàn)阻的數量級都在幾十ohm，如果加上下拉的話(huà)，功耗太大。

電阻串聯(lián)和拉電阻都是阻抗匹配的方法，只是使用范圍不同，依電路工作頻率而定，當TTL電路驅動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

但需要注意的是，這種方法并不建議采用，因為其有兩個(gè)缺點(diǎn)：

1、TTL輸出地電平時(shí)，功耗大。

2、TTL輸出高電平時(shí)，上拉電源可能會(huì )有電流灌到TTL電路的電源，影響系統穩定性。

對于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。做輸入時(shí)，上拉電阻又不吸收電流。做輸出時(shí)，驅動(dòng)電流為電路輸出電流+上拉通道輸出電流。電阻的容性特征很小，可忽略。

下級電路的驅動(dòng)需求。同樣以上拉電阻為例，當輸出高電平時(shí)，開(kāi)關(guān)管斷開(kāi)，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。當輸出高電平時(shí)，開(kāi)關(guān)管怎么回關(guān)斷呢？CMOS電路的輸出級基本上是推拉輸出地電平時(shí)，下面的MOSFET關(guān)斷，上面的導通。高電平時(shí)反過(guò)來(lái)。該條只適合OC電路。

本文基于電路高手的經(jīng)驗，為大家解釋了上拉電阻以及下拉電阻在電子電路設計中起到的重要作用，并對其中的原理進(jìn)行了詳細的介紹?？梢钥吹?，上拉電阻在電路中最主要的作用就是穩定電流，因此對電路的整體設計穩定也有著(zhù)一定的作用。

相關(guān)閱讀：

實(shí)例分析：上拉電阻取值過(guò)高或過(guò)低會(huì )發(fā)生的情況
設計技巧：上拉電阻如何搞定單片機抗干擾
疑問(wèn)解答：IO引腳用上拉電阻搭配拉電流負載影響多大？