你的位置:首頁(yè) > 測試測量 > 正文

Xilinx FPGA DDR3設計(一)DDR3基礎掃盲

發(fā)布時(shí)間:2022-05-12 來(lái)源:FPGA技術(shù)實(shí)戰 責任編輯:wenwei

【導讀】DDR3 SDRAM 全稱(chēng)double-data-rate 3 synchronous dynamic RAM,即第三代雙倍速率同步動(dòng)態(tài)隨機存儲器。雙倍速率(double-data-rate),是指時(shí)鐘的上升沿和下降沿都發(fā)生數據傳輸;同步,是指DDR3數據的讀取寫(xiě)入是按時(shí)鐘同步的;動(dòng)態(tài),是指DDR3中的數據掉電無(wú)法保存,且需要周期性的刷新,才能保持數據;隨機,是指可以隨機操作任一地址的數據。


本文我們介紹下DDR3的基礎知識,涉及DDR3管腳信號、容量計算、重要參數介紹內容。


01 DDR3 SDRAM概述


DDR3 SDRAM 全稱(chēng)double-data-rate 3 synchronous dynamic RAM,即第三代雙倍速率同步動(dòng)態(tài)隨機存儲器。雙倍速率(double-data-rate),是指時(shí)鐘的上升沿和下降沿都發(fā)生數據傳輸;同步,是指DDR3數據的讀取寫(xiě)入是按時(shí)鐘同步的;動(dòng)態(tài),是指DDR3中的數據掉電無(wú)法保存,且需要周期性的刷新,才能保持數據;隨機,是指可以隨機操作任一地址的數據。


以鎂光MT41K256M16RH-107為例(以下介紹均以此芯片為例),該芯片容量為512GB(4Gbit),器件內部功能模塊組成如圖1所示。


1651150389502852.png

圖1、256M×16功能框圖


02 DDR3 SDRAM管腳介紹


13.png

圖2、×16芯片FBGA封裝管腳分布


由圖1和2圖所示,DDR3管腳根據不同的功能可以分為:數據組、地址組、控制組和電源組四大類(lèi)型。


2.1 數據組:DQ[15:0]、UDQS/UDQS#、LDQS/LDQS#、UDM、LDM。


●   DQ[15:0]:雙向信號,16位數據總線(xiàn);

●   UDQS/UDQS#、LDQS/LDQS#:雙向信號,數據選通信號,用于數據同步;

●   UDM、LDM:數據屏蔽信號。


2.2 地址組:BA[2:0]、A[14:0]。


●   BA[2:0]:Bank地址信號;

●   A[14:0]:地址總線(xiàn)。


2.3 控制組:CK/CK#、CKE、CS#、RAS#、CAS#、WE#、RESET#、ODT、 ZQ#


●   CK/CK#:時(shí)鐘信號,雙沿采樣DQ數據;

●   CKE:時(shí)鐘使能信號;

●   CS#:DDR3片選信號,低有效;

●   RAS#:行選通信號;

●   CAS#:列選通信號;

●   WE#:寫(xiě)使能信號;

●   ODT:片上終端使能信號。DDR3芯片數據組是有片上端接的,無(wú)需外部端接,而控制信號和地址信號為保證信號完整性需要端接匹配;

●   ZQ:校準管腳,下拉240Ω電阻到VSSQ。


2.4 電源組:


●   VDD:電源電壓,1.5V±5%;

●   VDDQ:DQ供電,1.5V±5%;

●   VREFCA:控制、命令和地址參考電壓,電壓為VDD/2;

●   VREFDQ:數據參考電壓,電壓為VDD/2;


03 DDR3 尋址及容量計算


3.1 DDR3數據尋址


14.png

圖3、DDR存儲陣列示意


如圖3所示,DDR3的內部是一個(gè)存儲陣列,類(lèi)似一張二維表格,數據讀寫(xiě)操作即對這個(gè)陣列進(jìn)行操作。所謂尋址就是操作指定表格單元(圖中黃色單元格)所需的步驟,即讀寫(xiě)某個(gè)表格單元,需要先指定一個(gè)行(Row),再指定一個(gè)列(Column)。這個(gè)表格通常稱(chēng)為邏輯Bank,一個(gè)DDR3有多個(gè)Bank組成。


3.2 容量計算


以鎂光MT41K256M16RH-107為例。


1651150349917278.jpg

圖4、DDR3地址組成


由圖4可以,Row address = 15bit,Column address = 10bit,Bank address = 3bit,則器件總存儲單元為:


2^15×2^10×2^3 = 2^28= 256M單元格,每個(gè)單元格為16bit,總計容量為:256M×16bit = 512MB(4Gbit)。


04 DDR3 關(guān)鍵參數解析


DDR3器件手冊給出了非常詳盡的參數介紹,里面有幾個(gè)非常重要的參數下面來(lái)介紹一下。


4.1 突發(fā)傳輸及突發(fā)長(cháng)度


1651150334374991.png

圖5、非連續突發(fā)讀操作


突發(fā)是指在同一行中相鄰的存儲單元連續進(jìn)行數據傳輸的方式。如圖5所示,突發(fā)長(cháng)度BL=8,即送出一次讀命令和讀地址,連續輸出8個(gè)數據。


另外,連續讀取操作,即控制好兩次突發(fā)讀間隔時(shí)間,即可實(shí)現連續讀輸出操作,如圖6所示,圖中需要控制好參數tCCD。


1651150319715228.png

圖6、連續讀操作


4.2 CAS Latency(CAS潛伏期)


該參數又稱(chēng)讀取潛伏期或列地址脈沖選通潛伏期,簡(jiǎn)寫(xiě)成CL,該參數以時(shí)鐘周期為單位,該參數表示從讀命令和地址有效發(fā)出后,數據穩定數據的延遲時(shí)鐘個(gè)數。如圖7所示,當CL=6時(shí),有效數據在6個(gè)時(shí)鐘之后輸出。


1651150304918074.png

圖7、讀延遲周期CL = 6


4.3 tRCD:RAS至CAS延遲


tRCD表示行地址選通脈沖到列地址選通脈沖延遲,如圖8所示,該參數以時(shí)鐘周期為單位。


1651150287638741.png

圖8、讀操作


4.4  附加延遲(AL)


如圖8所示,AL = 5,CL = 6,由此讀操作有效數據在RL = AL + CL = 11個(gè)時(shí)鐘后輸出。


4.5 tRP預充電周期


1651150273497842.png

圖9、tRP預充電周期


預充電有效周期,在發(fā)出預充電命令之后,要經(jīng)過(guò)一段時(shí)間才能允許發(fā)送RAS行有效命令打開(kāi)新的工作行。



免責聲明:本文為轉載文章,轉載此文目的在于傳遞更多信息,版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題,請聯(lián)系小編進(jìn)行處理。


推薦閱讀:


基于事件的視覺(jué)傳感器發(fā)展現狀與趨勢

10A電子保險絲可為48V電源提供緊湊型過(guò)流保護

解決比較器的主要挑戰:負輸入和相位反轉

電動(dòng)汽車(chē)中具有電壓和電流同步功能的智能接線(xiàn)盒

ADALM2000實(shí)驗:光耦合器

特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門(mén)搜索
?

關(guān)閉

?

關(guān)閉

久久无码人妻精品一区二区三区_精品少妇人妻av无码中文字幕_98精品国产高清在线看入口_92精品国产自产在线观看481页