【導讀】隨著(zhù)技術(shù)的飛速發(fā)展，電子產(chǎn)品的而尺寸越來(lái)越小，數據的傳輸速度卻越來(lái)越高。普通消費類(lèi)電子產(chǎn)品的PCB電路板很多至少是四層、六層甚至更多層。當信號沿傳輸線(xiàn)傳播時(shí)，信號路徑和返回路徑之間將產(chǎn)生電力線(xiàn)，圍繞在信號路徑周?chē)蜁?huì )產(chǎn)生非常豐富的電磁場(chǎng)。這些延伸出去的場(chǎng)也稱(chēng)為邊緣場(chǎng)，邊緣場(chǎng)將會(huì )通過(guò)互容與互感轉化為另一條傳輸線(xiàn)上的能量。而串擾的本質(zhì)，其實(shí)就是傳輸線(xiàn)之間的互容與互感。
串擾是怎么產(chǎn)生的
隨著(zhù)技術(shù)的飛速發(fā)展，電子產(chǎn)品的而尺寸越來(lái)越小，數據的傳輸速度卻越來(lái)越高。普通消費類(lèi)電子產(chǎn)品的PCB電路板很多至少是四層、六層甚至更多層。當信號沿傳輸線(xiàn)傳播時(shí)，信號路徑和返回路徑之間將產(chǎn)生電力線(xiàn)，圍繞在信號路徑周?chē)蜁?huì )產(chǎn)生非常豐富的電磁場(chǎng)。這些延伸出去的場(chǎng)也稱(chēng)為邊緣場(chǎng)，邊緣場(chǎng)將會(huì )通過(guò)互容與互感轉化為另一條傳輸線(xiàn)上的能量。而串擾的本質(zhì)，其實(shí)就是傳輸線(xiàn)之間的互容與互感。
串擾可以分成兩部分，一部分與信號傳輸方向相同，傳至接收端方向，我們把它叫做遠端串擾或者前向串擾。另一部分與信號傳輸方向相反，傳至發(fā)送端方向，我們把它叫做近端串擾或者后向串擾。
近端串擾和遠端串擾是由傳輸線(xiàn)的物理結構而決定的，顯然在信號的傳遞過(guò)程中近端會(huì )首先受到干擾，并且持續的時(shí)間比較長(cháng)，達到傳輸線(xiàn)的2倍；遠端串擾需要經(jīng)過(guò)一段傳輸線(xiàn)的延時(shí)之后才會(huì )受到干擾。下圖是我們通過(guò)仿真獲得的近端串擾和遠端串擾的波形圖。
近端串擾和遠端串擾波形
串擾與哪些因素有關(guān)？
知道了串擾是怎么產(chǎn)生的，我們就可以明白哪些設計會(huì )影響串擾。影響串擾的設計因素主要有以下幾個(gè)方面：
1. 線(xiàn)間距：信號路徑之間的距離越近，串擾越明顯，隨著(zhù)線(xiàn)間距的增大，無(wú)論是近端還是遠端串擾都將減小，當線(xiàn)間距大于等于線(xiàn)寬的3倍時(shí)串擾已經(jīng)很小。三倍線(xiàn)寬是工程師們信心的來(lái)源，在三倍線(xiàn)寬條件下，串擾基本可以忽略。
2. 信號變化程度：信號瞬間變化會(huì )帶來(lái)明顯磁場(chǎng)效應。信號的上升沿/下降沿越陡峭，串擾越明顯。
3. 介質(zhì)層厚度：這里的介質(zhì)厚度是指信號到參考層距離。介質(zhì)層厚度的變化會(huì )導致串擾的變化。一般情況下，介質(zhì)層厚度越小，串擾越小。
串擾的指標
傳統電子產(chǎn)品設計中，很少對串擾有明確的要求，一般只是籠統的對噪聲有一個(gè)要求，比如噪聲不要超過(guò)信號幅度的3%、5%、10%等等。這是最直接的，但是很多時(shí)候，直接分析噪聲幅度工程師們無(wú)法分析這些噪聲來(lái)自于哪里。隨著(zhù)技術(shù)的發(fā)展，各類(lèi)接口總線(xiàn)的速率越來(lái)越高，同時(shí)，設計的要求也變得越來(lái)越多，比如很多總線(xiàn)中對串擾就有明確的要求，不僅僅有頻域的噪聲要求，還會(huì )有時(shí)域的要求。下圖是PCIe5.0規范對近端串擾和遠端串擾的定義：
PCIe5.0近端串擾和遠端串擾定義
下圖是PCIe5.0規范對近端串擾和遠端串擾集成串擾噪聲的計算公式：
PCIe5.0 ICN計算公式
下圖是PCIe5.0規范對近端串擾和遠端串擾的要求：
PCIe5.0 近端串擾和遠端串擾的要求
既然串擾總線(xiàn)中對串擾有明確的要求，那么就需要在產(chǎn)品設計中特意的去優(yōu)化設計并減小串擾。如何減小串擾有很多現成的經(jīng)驗法則，但是每一條經(jīng)驗法則都有其特定的應用場(chǎng)景，比如一個(gè)非常小的電子產(chǎn)品，布線(xiàn)設計原本就很擁擠，這個(gè)時(shí)候就不能再要求設計工程師在布線(xiàn)設計時(shí)滿(mǎn)足信號傳輸線(xiàn)距離其它的傳輸線(xiàn)達到3H原則（H是指傳輸線(xiàn)到參考層的距離）。一般建議工程師針對當前狀況，結合規范和系統的要求對設計進(jìn)行仿真。
如何仿真串擾？
在分析串擾時(shí)，仿真是一種常用的手段。串擾的仿真又分為定性的仿真分析和定量的仿真分析。定性仿真分析主要是針對某一個(gè)特定的拓撲結構，分析某一因素或者某幾個(gè)因素對串擾大小的影響，分析的是變化的趨勢。定量仿真分析，就是針對特定的物理結構、模型以及激勵源等分析串擾的大小以及對受害端的影響。
串擾仿真簡(jiǎn)化的拓撲結構如下圖所示：
串擾仿真拓撲結構
前面介紹了串擾與傳輸線(xiàn)耦合間距、激勵源的上升時(shí)間、信號到參考層的距離有關(guān)系。下面以串擾與傳輸線(xiàn)的耦合間距的關(guān)系為例進(jìn)行仿真，搭建仿真拓撲結構如下圖所示：
串擾批量仿真拓撲結構
運行仿真后獲得遠端串擾和近端串擾的波形曲線(xiàn)，如下圖所示：
左圖為近端串擾，右圖為遠端串擾。
左圖為近端串擾，右圖為遠端串擾。使用微帶線(xiàn)時(shí)，隨著(zhù)傳輸線(xiàn)的耦合間距增加，不管是近端串擾還是遠端串擾，幅值都在變小。
針對其它影響的因素，大家可以按照此方式進(jìn)行仿真對比。
這是原理圖的串擾仿真，原理圖的仿真有利于研究某些特定的現象，通過(guò)原理圖的仿真也可以給設計工程師提供設計的規則，避免一些設計錯誤。原理圖仿真并不能完全解決PCB設計中可能遇到的問(wèn)題，因為信號的干擾不僅僅來(lái)自于同一平面，還來(lái)自與不同層的相互干擾，特別是當相鄰層都有布線(xiàn)以及過(guò)孔密集區域，串擾的問(wèn)題也可能會(huì )非常的嚴重。
分析PCB的串擾特性，可以使用電磁場(chǎng)分析軟件，比如SIPro、Momentum或者EMPro獲取S參數，因為S參數中包含了傳輸線(xiàn)每一個(gè)端口的串擾信息，通過(guò)S參數就可以分析到PCB的串擾大小。
以一對差分傳輸線(xiàn)為例，如下圖所示，顯然P1 P4為遠端串擾，P1 P3為近端串擾。
PCB傳輸線(xiàn)結構
這個(gè)PCB結構為帶狀線(xiàn)的，仿真后可以獲得一個(gè)4端口的S參數，串擾曲線(xiàn)如下圖所示：
串擾S參數曲線(xiàn)
從上圖可以看出，遠端串擾S(4,1)比較低，近端串擾S(3,1)稍微比較高一些。這些分析的都是單一攻擊端對受害線(xiàn)的影響分析。如果需要考慮所有相關(guān)的攻擊線(xiàn)對受害線(xiàn)的影響，則需要根據規范的要求計算出總的近端串擾和遠端串擾。如下圖所示為近端串擾總和遠端串擾總和曲線(xiàn)：
如果是仿真分析連接器或者線(xiàn)纜之類(lèi)的產(chǎn)品，則需要使用EMPro進(jìn)行三維電磁場(chǎng)仿真出S參數，并分析串擾。
在A(yíng)DS SIPro仿真中，可以對所有分析的對象，一次性的顯示所有的近端串擾或者遠端串擾結果，如下圖所示：
SIPro 仿真串擾的結果
上圖是仿真DDR4時(shí)顯示的一個(gè)數據網(wǎng)絡(luò )的近端串擾。也可以一次性得到所有網(wǎng)絡(luò )的近端串擾。
如果是測量獲得的S參數，或者是供應商提供的S參數，也可以直接在A(yíng)DS中一次性查看所有的近端串擾和遠端串擾，在A(yíng)DS S-Parameter Toolkit中可以直接查看多端口S參數的串擾，如下圖所示：
在A(yíng)DS S-Parameter Toolkit中查看多端口S參數的串擾
ICN的仿真
ICN的仿真是后期發(fā)展而來(lái)的一個(gè)指標參數，一般規范里面定義的都是頻域的指標，ICN就是一個(gè)時(shí)域的指標。計算ICN的時(shí)候需要使用到近端串擾和遠端串擾的S參數。仿真的原理圖如下圖所示：
ICN仿真拓撲結構
如下是ICN仿真計算的結果：
串擾的測量？
仿真只是設計過(guò)程中減少串擾的一種手段，在系統產(chǎn)品設計過(guò)程中，很少單純的對串擾進(jìn)行測試，但是對于器件，比如PCB、連接器、線(xiàn)纜等就需要測試串擾的大小。
串擾測試與其它信號完整性的測試一樣，測試分為有源測試和無(wú)源測試，一般有源測試時(shí)會(huì )受很多因素的影響，很難分離出單純的串擾結果，所以測試串擾時(shí)一般使用4端口或者多端口的網(wǎng)絡(luò )分析儀（可以配置PLTS）測試獲得S參數，通過(guò)S參數分析串擾特性。如下圖所示：
串擾測試和測試結果
如何減小串擾
從串擾的概念就可以看出，不管怎么樣，串擾是無(wú)法消除的。綜上所述，我們可以看到串擾不僅會(huì )引入噪聲，還會(huì )影響到信號時(shí)序。所以很多工程師在進(jìn)行高速電路設計時(shí)，都會(huì )非常重視對串擾問(wèn)題的處理。當然，由于篇幅有限，本書(shū)也不能把所有與串擾有關(guān)的因素都以案例呈現給大家，結合前面做的一些案例對比以及一些工程經(jīng)驗，對于如何減少串擾可以給出一些基本結論：
● 盡量減短傳輸線(xiàn)之間的耦合長(cháng)度，盡量保證在耦合飽和長(cháng)度之內。
● 盡量增加傳輸線(xiàn)之間的耦合距離，能保證3H（H表示傳輸線(xiàn)到參考層的距離）的規則更好。
● 在滿(mǎn)足信號完整性的前提下，盡量使信號的邊沿時(shí)間不要過(guò)于陡峭，減緩上升的速度。
● 在PCB設計中，對于耦合長(cháng)度比較長(cháng)的高速傳輸線(xiàn)，盡量布到內層的帶狀線(xiàn)層，可以大大地減少遠端串擾。當耦合距離比較短時(shí)，可以布線(xiàn)到微帶線(xiàn)層，這樣可以減少過(guò)孔帶來(lái)的影響。
● 在滿(mǎn)足工藝要求的情況下，信號層盡量靠近參考層。
● 在PCB設計中，當相鄰層都是信號層時(shí)，布線(xiàn)盡量避免相鄰層平行布線(xiàn)。最好做到垂直布線(xiàn)，使串擾最小化。
● 盡量要滿(mǎn)足傳輸鏈路的阻抗匹配。
● 在空間足夠大的情況下，可以考慮給高速信號線(xiàn)加屏蔽地，屏蔽地上要有適當的地孔。
● 高速傳輸線(xiàn)盡量不要布到PCB板的邊緣，最好保證達到信號到參考層的距離的20H以上。
總結
是德科技的PathWave ADS仿真軟件，可以輕松仿真PCB串擾，結合是德科技的網(wǎng)絡(luò )分析儀和PLTS 軟件進(jìn)行串擾的測試，可以完成從概念設計、仿真、原型機設計、驗證到生產(chǎn)制造和部署的全流程管理，從而加速產(chǎn)品開(kāi)發(fā)流程。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
