從技術(shù)角度看，需要進(jìn)行這樣的利弊權衡：在低功耗SRAM中，使用特殊柵極誘導漏極泄漏（GIDL）控制技術(shù)來(lái)控制待機電流，以控制待機功耗。這些技術(shù)涉及在上拉路徑或下拉路徑中增加額外的晶體管，這樣存取延遲就會(huì )加劇，從而會(huì )增加存取時(shí)間。在高速SRAM中，存取時(shí)間具有最高優(yōu)先級，因此無(wú)法使用這種技術(shù)。此外，該晶體管也可增大尺寸，以增加電荷流。尺寸的增大可減少傳播延遲，但同時(shí)會(huì )增加功耗。

從應用需求角度看，該權衡奠定了兩種不同的應用基礎。快速SRAM在作為高速處理器的直接接口高速緩存或高速暫存擴展存儲器時(shí)工作良好。低功耗異步SRAM可用于為功耗必須非常低的系統臨時(shí)存儲數據。因此，快速SRAM通常用于服務(wù)器和航空設備等高性能系統，而低功耗SRAM則主要用于POS終端以及PLC等電池供電設備。

然而，隨著(zhù)技術(shù)的不斷發(fā)展，越來(lái)越多的有線(xiàn)設備也推出了電池供電移動(dòng)版本。過(guò)去幾年，我們還見(jiàn)證了無(wú)線(xiàn)應用的大量推出，其帶來(lái)了無(wú)線(xiàn)設備的長(cháng)足發(fā)展。物聯(lián)網(wǎng)（IoT）促進(jìn)了新一代醫療設備、手持設備、消費類(lèi)電子產(chǎn)品、通信系統以及工業(yè)控制器的發(fā)展，它們正在徹底改變各種設備的工作與通信方式。在這些移動(dòng)設備中，快速SRAM和低功耗SRAM都不能全面滿(mǎn)足需求?？焖賁RAM流耗大，很快就會(huì )耗盡電池，而低功耗SRAM則存取速度不足，不能滿(mǎn)足這些復雜設備的需求。

對于現代電子設備的所有重要組件而言，降低功耗并縮小封裝是目前面臨的兩個(gè)最大的挑戰。對于異步SRAM來(lái)說(shuō)，這種挑戰就是在小型封裝中創(chuàng )建功耗顯著(zhù)降低的快速SRAM。雖然很多SRAM制造商都已經(jīng)開(kāi)始提供采用少數引腳及裸片尺寸封裝的產(chǎn)品，但并沒(méi)有滿(mǎn)足市場(chǎng)對高性能低功耗存儲器的需求。

電源管理和待機功耗

定義設備功耗有兩個(gè)主要參數，分別是工作功耗和待機功耗。工作功耗是指設備在主動(dòng)執行其主要功能時(shí)消耗的電源。對于SRAM來(lái)說(shuō)，就是在執行讀寫(xiě)功能時(shí)消耗的電源。待機功耗是指設備沒(méi)有工作，但依然處于通電狀態(tài)時(shí)所消耗的電源。對于絕大多數手持設備而言，SRAM大約有20%的時(shí)間在工作，而在其余80%的時(shí)間里，SRAM以待機模式與電源相連。

在以前大部分電子設備都連接至電源插座的時(shí)代，待機功耗在成本和便捷性方面都不是什么問(wèn)題。然而對于當前電池供電設備而言，待機功耗可增加明顯的電源優(yōu)勢。如果電源是不可充電的電池，那電池消耗殆盡的速度會(huì )更快。在可充電電池應用中，最大的問(wèn)題是：如果需要過(guò)于頻繁地充電就很不方便，這正好違背了移動(dòng)設備的初衷。

降低功耗的需求最早來(lái)自微控制器，因此制造商不得不尋找各種替代方案代替傳統工作及待機這兩種狀態(tài)模式。這使TI和NXP等公司推出了具有特殊低功耗工作模式（稱(chēng)為深度斷電模式或深度睡眠模式）的MCU。這些控制器可在正常工作中全速運行，而在不需要時(shí)則進(jìn)入低功耗模式。這樣，系統可在不影響高性能的情況下降低功耗。在該低功耗模式下，外設和存儲設備也有望省電。電源管理的重點(diǎn)現已轉移至與這些系統相連的存儲設備。
[page]
支持片上電源管理的SRAM

在我們介紹片上電源管理SRAM的概念及無(wú)限潛力之前，我們先來(lái)了解為什么現在需要它。在電路板上，異步SRAM通常與MCU相連作為擴展存儲器，其可用做高速緩存或高速暫存存儲器。與DRAM和閃存等其它存儲性存儲器相比，SRAM具有密度局限性：當前可用的SRAM最大存儲密度是8MB，而DRAM則已進(jìn)入GB時(shí)代。然而，MCU很難跟DRAM或閃存直接連接，因為這些存儲器一般具有很長(cháng)的寫(xiě)入周期，不能與MCU同步。高速工作的MCU需要可以存儲重要數據的高速緩存，以及以一種能夠進(jìn)行快速存取的方式進(jìn)行的各種臨時(shí)運算。SRAM最適合用作MCU與存儲性存儲器之間的高速緩存。

下圖不僅更好地說(shuō)明了存儲器的不同階段，而且還指出了哪里需要SRAM：

以下因素進(jìn)一步推動(dòng)了對低功耗快速SRAM的需求：

1.在具有各種新工藝節點(diǎn)的現代MCU中，嵌入式高速緩存的作用越來(lái)越有限；

2.由于上述原因以及MCU現已變得越來(lái)越高級，因此外部高速緩存正日益變得更加重要。因而，當務(wù)之急是讓SRAM不再成為限制因素；

3.在電池供電應用中，功耗是客戶(hù)購買(mǎi)時(shí)考慮的重要參數。因此，SRAM芯片的高待機功耗是無(wú)法接受的。

由于以上所有因素，SRAM制造商多年來(lái)一直在嘗試取消快速產(chǎn)品與低功耗產(chǎn)品之間的利弊權衡。其中一個(gè)解決方案是混合器件——在存取時(shí)間和功耗上進(jìn)行快速與低功耗的搭配。然而，這些混合SRAM無(wú)法滿(mǎn)足快速SRAM可滿(mǎn)足的性能要求。最好的解決方案是支持片上電源管理的快速SRAM，其既可確保高性能，又可實(shí)現低功耗。

支持片上電源管理的SRAM的工作方式跟支持片上電源管理的MCU類(lèi)似。除了工作模式和待機工作模式以外，還有深度睡眠工作模式。這種設置允許SRAM芯片在標準工作模式下全速存取數據，而在深度睡眠模式下不執行任何功能，因此流耗極低（比普通快速SRAM的待機功耗低1000倍）。

下表針對快速SRAM、低功耗SRAM以及支持深度睡眠工作模式的快速SRAM進(jìn)行了各種參數比較：

這些數字清楚地展示了與使用標準快速SRAM相比，使用“帶深度睡眠模式”的SRAM的優(yōu)勢。在SRAM大部分時(shí)間都處于待機狀態(tài)的應用中，該優(yōu)勢會(huì )更加明顯。

我們來(lái)假設一個(gè)場(chǎng)景：某器件工作了一千個(gè)小時(shí)，SRAM的工作時(shí)間只占其中的20%。如果該SRAM是一款工作電壓為3.3V的快速SRAM，那它的工作功耗就將為120瓦時(shí)（WH），待機功耗為80 WH?？偣膶?00 WH?，F在，如果我們使用具有深度睡眠模式的快速SRAM，工作功耗依然是120 WH，但待機功耗則銳減至0.06 WH?？偣拇蠹s為121 WH。因此在該具體應用中，深度睡眠選項可將功耗降低40%。然而在使用深度睡眠模式時(shí)（無(wú)論是MCU還是SRAM），需要考慮的一個(gè)因數是進(jìn)入和退出深度睡眠模式所需的時(shí)間。如果這兩個(gè)工作周期的時(shí)間間隔比SRAM進(jìn)入和退出深度睡眠模式所用的時(shí)間還短，那該方法就不適合。

迄今為止，唯一推出支持片上電源管理的SRAM的公司是賽普拉斯半導體公司，該產(chǎn)品為PowerSnoozeTM。PowerSnooze SRAM采用54-TSOP和48-BGA等標準封裝，與普通快速SRAM一樣。為使用深度睡眠功能，該產(chǎn)品還提供了一個(gè)特殊引腳（DS），可將低電平有效切換至進(jìn)入深度睡眠模式。標準快速SRAM上的同等引腳恰恰是無(wú)連接（NC）。因此只需極少的設計工作（只需連接一個(gè)額外的引腳），便可將標準快速SRAM升級為PowerSnooze SRAM。

相關(guān)閱讀：

無(wú)線(xiàn)傳感器網(wǎng)絡(luò )射頻前端系統架構如何實(shí)現低功耗？
如何實(shí)現位置自由的低功耗無(wú)線(xiàn)充電設計？
幾種方法既提高功率又降低功耗，簡(jiǎn)化電路有招了