【導讀】磁珠的全稱(chēng)為鐵氧體磁珠濾波器（另有一種是非晶合金磁性材料制作的磁珠），是一種抗干擾元件，濾除高頻噪聲效果顯著(zhù)。磁珠的主要原料為鐵氧體。鐵氧體是一種立方晶格結構的亞鐵磁性材料。鐵氧體材料為鐵鎂合金或鐵鎳合金，它的制造工藝和機械性能與陶瓷相似，顏色為灰黑色。
磁珠的全稱(chēng)為鐵氧體磁珠濾波器（另有一種是非晶合金磁性材料制作的磁珠），是一種抗干擾元件，濾除高頻噪聲效果顯著(zhù)。磁珠的主要原料為鐵氧體。鐵氧體是一種立方晶格結構的亞鐵磁性材料。鐵氧體材料為鐵鎂合金或鐵鎳合金，它的制造工藝和機械性能與陶瓷相似，顏色為灰黑色。
磁珠基礎知識
磁珠（Ferrite bead）有很高的電阻率和磁導率，其等效電路是一個(gè) DCR 電阻串聯(lián)一個(gè)電感并聯(lián)一個(gè)電容和一個(gè)電阻。 DCR 是一個(gè)恒定值，但后面三個(gè)元件都是頻率的函數，也就是說(shuō)它們的感抗，容抗和阻抗會(huì )隨著(zhù)頻率的變化而變化，當然它們阻值，感值和容值都非常小。磁珠比普通的電感有更好的高頻濾波特性，在高頻時(shí)呈現阻性，所以能在相當寬的頻率范圍內保持較高的阻抗，從而提高調頻濾波效果。
磁珠的電路符號就是電感，但是型號上可以看出使用的是磁珠。在電路功能上，磁珠和電感是原理相同的，只是頻率特性不同而已。
從等效電路中可以看到，當頻率低于 fL（LC 諧振頻率）時(shí)，磁珠呈現電感特性；當頻率等于 fL 時(shí)，磁珠是一個(gè)純電阻，此時(shí)磁珠的阻抗（impedance）最大；當頻率高于諧振頻率點(diǎn) fL 時(shí)，磁珠則呈現電容特性。
EMI 選用磁珠的原則就是磁珠的阻抗在 EMI 噪聲頻率處最大。比如如果 EMI 噪聲的最大值在 200MHz，那你選擇的時(shí)候就要看磁珠的特性曲線(xiàn)，其阻抗的最大值應該在 200MHz 左右。
下圖是一個(gè)磁珠的實(shí)際的特性曲線(xiàn)圖。 大家可以看到這個(gè)磁珠的峰值點(diǎn)出現在 1GHz 左右， 在峰點(diǎn)時(shí)，阻抗（Z）曲線(xiàn)的值與電阻（R）的相等。也就是說(shuō)這個(gè)磁珠在 1GHz 時(shí)，是個(gè)純電阻，而且阻抗值最大。
Z: impedance R: R( f) X1: L\C
前面簡(jiǎn)單介紹了 EMI 磁珠的基本特性曲線(xiàn)。
從磁珠的阻抗曲線(xiàn)來(lái)看，其實(shí)它的特性就是可以用來(lái)做高頻信號濾波器。需要注意的是，通常大家看到的廠(chǎng)家提供的磁珠阻抗曲線(xiàn)，都是在無(wú)偏置電流情況下測試得到的曲線(xiàn)。
但大部分磁珠通常被放在電源線(xiàn)線(xiàn)上用來(lái)濾除電源的 EMI 噪聲。在有偏置電流的情況下，磁珠的特性會(huì )發(fā)生一些變化。下面是某個(gè) 0805 尺寸 500mA 的磁珠在不同的偏置電流下的阻抗曲線(xiàn)。大家可以看到，隨著(zhù)電流的增加，磁珠的峰值阻抗會(huì )變小，同時(shí)阻抗峰值點(diǎn)的頻率也會(huì )變高。
在進(jìn)一步闡述磁珠的特性之前，讓我們先來(lái)看一下磁珠的主要特性指標的定義：
Z (阻抗， impedance ohm) :磁珠等下電路中所有元件的阻抗之和,它是頻率的函數。通常大家都用磁珠在 100MHz 時(shí)的阻抗值作為磁珠阻抗值。
DCR (ohm): 磁珠導體的的直流電阻。
額定電流：當磁珠安裝于印刷線(xiàn)路板并加入恒定電流，自身溫升由室溫上升 40C 時(shí)的電流值。
那么 EMI 磁珠的磁珠有成千上萬(wàn)種，阻抗曲線(xiàn)也各不相同，我們應該如何根據我們的實(shí)際應用選擇合適的磁珠呢？
讓我們首先來(lái)看一下阻抗值同為600ohm@100MHz，但尺寸大小不同的磁珠在不同偏置電流電流和工作頻率下的特性。
上面是四個(gè)不同大小的磁珠分別工作在 0A，100mA 偏置電流及在 100MHz，500MHz 和 1GHz 工作頻率下的阻抗值。
從上表的測試數據中可以看出， 1206 尺寸的磁珠在低頻 100MHz 工作時(shí)，其阻抗值僅從 0A 下的600ohm 減小到 100mA 偏置電流下的 550ohm,而 0402 尺寸的磁珠阻抗值卻從 0A 下的 600ohm 大幅減小為 175ohm。
由此看來(lái)，在低頻大偏置電流應用的情況下，應該選擇大尺寸的磁珠，其阻抗特性會(huì )更好一些。讓我們來(lái)看一下磁珠在高頻工作時(shí)的情形。 1206 尺寸的磁珠其 1GHz 下的阻抗從 100MHz 下的600ohm 大幅減小為 105ohm,而 0402 尺寸的磁珠其 1GHz 下的阻抗則只由 100MHz 下的 600ohm 小幅減小為 399ohm。
這也就是說(shuō)，在低頻大偏置電流的情況下，我們應該選擇較大尺寸的磁珠，而在高頻應用中，我們應該盡量選擇小尺寸的磁珠。
應用于信號線(xiàn)上的磁珠
讓我們再來(lái)看一下下面兩個(gè)不同曲線(xiàn)特征的磁珠 A 和磁珠 B 應用于信號線(xiàn)時(shí)的情況。
磁珠 A 和磁珠 B 的阻抗峰值都在 100MHz 和 200MHz 之間，但磁珠 A 阻抗頻率曲線(xiàn)比較平坦，磁珠B 則比較陡峭。
我們將兩個(gè)磁珠分別放在如下的 20MHz 的信號線(xiàn)上，看看對信號輸出會(huì )產(chǎn)生什么樣的影響。
下面是用示波器分別量測磁珠輸出端的波形圖
從輸出波形來(lái)看，磁珠 B 的輸出波形失真要明顯小于磁珠 A。
原因是磁珠 B 的阻抗頻率波形比較陡峭，其阻抗在 200MHz 時(shí)較高，只對 200MHz 附近的信號的衰減較大，但對頻譜很寬的方波波形影響較小。而磁珠 A 的阻抗頻率特性比較平坦，其對信號的衰減頻譜也比較寬，因此對方波的波形影響也較大。
下面是上述三種情況對應的 EMI 測試結果。結果是磁珠 A 和磁珠 B 都會(huì )對 EMI 噪聲產(chǎn)生很大的衰減。磁珠 A 在整個(gè) EMI 頻譜范圍內的衰減要稍好于磁珠 B。
因此，在具體選用磁珠時(shí)，阻抗頻率特性平坦型的磁珠 A 比較適合應用于電源線(xiàn)，而頻率特性比較陡峭的磁珠 B 則較適合應用于信號線(xiàn)。磁珠 B 在應用于信號線(xiàn)時(shí)，可以在盡量保持信號完整性的情況下，盡可能只對 EMI 頻率附近的噪聲產(chǎn)生最大的衰減。
磁珠與電容回路
在一些器件的數據手冊或者應用文檔中，一般會(huì )建議對一些要求較高的電源管腳（比如VCCA，VCCPLL之類(lèi)的）做隔離處理，并推薦使用磁珠進(jìn)行隔離。一般建議將電容放在更加靠近器件電源管腳的地方（相對于磁珠的位置），如下圖所示。至于電容的容值，和該電源管腳的功率（電壓&電流），電容距離管腳的位置，電容的封裝大小等因素有關(guān)系。
對于電容的Layout也有一些講究，安裝電容時(shí)，要從焊盤(pán)拉出一下段引線(xiàn)通過(guò)過(guò)孔和電源平面連接，接地段也一樣。則電容的電流回路是：電源平面→過(guò)孔→引出線(xiàn)→焊盤(pán)→電容→焊盤(pán)→引出線(xiàn)→過(guò)孔→低平面。如下圖所示：
放置過(guò)孔的基本原則就是讓這一環(huán)路面積最小，減小寄生電感。下圖顯示幾種安裝方法：
※第一種方法從焊盤(pán)引出很長(cháng)的線(xiàn)然后連接到過(guò)孔，這會(huì )引入很大的寄生電感，一定要避免這樣做。
※第二種方法在焊盤(pán)二端打過(guò)孔，比第一種方法路面積小的多，寄生電感也較小，可以接受。
※第三種方法在焊盤(pán)側面打孔，進(jìn)一步減小了環(huán)路面積，寄生電感比第一個(gè)更小，是比較好的方法。
※第四種方法焊盤(pán)二側面打孔，和第三種方法相比，電容的每端都是通過(guò)并聯(lián)的過(guò)孔接入電源和地平面，比第三種的寄生電感還小，只要空間允許，盡量使用。
※最后一種方法在焊盤(pán)上直接打孔，寄生電感最小，但是焊接可能會(huì )出現問(wèn)題。
“濫用”磁珠的危害
典型的8層以上單板，或者6層板采用3個(gè)電源地平面，電源地相對緊耦合的設計，這時(shí)候板上的濾波電容呈現“全局特性”，也就是說(shuō)電容的位置不是很“重要”，電容在全局起作用。雙面板四層板，以及6層板電源地距離比較遠，相對松耦合的時(shí)候，板上的濾波電容傾向于“局部特性”，電容的位置比較重要，最好能靠近芯片管腳放置。
當電源供電網(wǎng)絡(luò )不使用電源地平面來(lái)設計的時(shí)候，電容更傾向于“局部特性”。如PLL電源的電容，如DDR3設計中Vref電源的電容，都希望嚴格把相應的電容靠近芯片的管腳，甚至最好能做到設計時(shí)指定電源必須從濾波電容進(jìn)入芯片管腳。
同樣的，對于常規數字電源，如3.3V，2.5V等IO電源，如果我們對每一個(gè)芯片都使用磁珠隔離之后單獨供電，那么電容就失去了“全局”作用。最直接的一個(gè)負面作用就是導致設計需要增加更多的濾波電容?；蛘吣硞€(gè)芯片的電容數量與種類(lèi)不夠，導致電源軌道噪聲變大。
就算是電容的數量不是問(wèn)題，電源噪聲可控，“濫用”磁珠還會(huì )造成其他設計問(wèn)題。電源種類(lèi)多是設計的現狀， “濫用”磁珠會(huì )“雪上加霜”的讓電源種類(lèi)更多。加大電源地平面設計的難度。而增加的磁珠，其實(shí)并沒(méi)有給電源噪聲帶來(lái)好處。
總結
常規的數字電源，在采用多層板設計，電源地平面緊耦合的情況下，不建議“濫用”磁珠，保持電容的“全局”特性起作用。
需要使用磁珠的場(chǎng)合大致分為兩種
1、“特別”保護自己，如PLL電源，FPGA中的SerDes模擬電源等
2、“關(guān)愛(ài)”他人，自身的干擾性比較強，避免EMI問(wèn)題，如強驅動(dòng)的時(shí)鐘芯片等
主要參考文獻
1、網(wǎng)友aiyuanwuyin的博客，https://blog.csdn.net/taiyuanwuyin/article/details/78803110
2、電源完整性設計：
3、磁珠選型與應用知識：
4、EMC磁珠到底是什么 H？具體如何選型？：
（轉載自：貿澤工程師社區 來(lái)源：電子技術(shù)應用ChinaAET，作者： Felix）
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
