【導讀】在開(kāi)關(guān)電源應用MOS管的時(shí)候，在很多電源設計人員的都將采用一套公式，質(zhì)量因數(柵極電荷QG ×導通阻抗RDS(ON))。來(lái)對mos管來(lái)驗證。
在開(kāi)關(guān)電源應用MOS管的時(shí)候，在很多電源設計人員的都將采用一套公式，質(zhì)量因數(柵極電荷QG ×導通阻抗RDS(ON))。來(lái)對mos管來(lái)驗證。
那么柵極電荷和導通阻抗很重要，這都是對電源的效率有直接的影響，主要是傳導損耗和開(kāi)關(guān)損耗。
還有在電源中第二重要的是MOS管參數包括輸出電容、閾值電壓、柵極阻抗和雪崩能量。
用于針對N+1冗余拓撲的并行電源控制的MOS管在ORing FET應用中，ORing FET應用設計人員顯然必需關(guān)注MOS管的不同特性，比如，在電源設計中，每個(gè)電源常常需求多個(gè)ORing MOS管并行工作，需求多個(gè)器件來(lái)把電傳播送給負載。在許多狀況下，設計人員必需并聯(lián)MOS管，以有效降低RDS(ON)。在 DC 電路中，并聯(lián)電阻性負載的等效阻抗小于每個(gè)負載單獨的阻抗值。比方，兩個(gè)并聯(lián)的2Ω 電阻相當于一個(gè)1Ω的電阻 。因而，普通來(lái)說(shuō)，一個(gè)低RDS(ON) 值的MOS管，具備大額定電流，就能夠讓設計人員把電源中所用MOS管的數目減至少。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
