類(lèi)似地，通用平臺的概念將有助于縮短開(kāi)發(fā)時(shí)間，降低生產(chǎn)成本，提高系統間的互操作性。通用平臺要求射頻系統能幫助傳統上采用不同架構的應用充分發(fā)揮其性能。最后，未來(lái)的平臺將把尺寸和功耗需求推向新的極端。

 

手持式單人無(wú)線(xiàn)電的功能不斷增強，復雜性也不斷提高，同時(shí)也需要更高的電池效率。小型無(wú)人飛行器不具備大型飛機的發(fā)電能力，射頻系統消耗的每毫瓦電能都會(huì )直接轉化成有效載荷電池重量，由此會(huì )縮短飛行時(shí)間。為了克服這些挑戰，打造出新一代的解決方案，需要采用一種新型無(wú)線(xiàn)電架構。

 

超外差架構與效益遞減現象

 

自提出以來(lái)，超外差架構就一直是航空航天和防務(wù)系統無(wú)線(xiàn)電設計的中堅力量。無(wú)論是單人無(wú)線(xiàn)電、無(wú)人飛行器(UAV)數據鏈，還是信號情報(SIGINT) 接收器，單或雙混頻級超外差架構都是通用的選擇。這種設計的優(yōu)勢非常明顯：合理的頻率規劃可以實(shí)現超低的雜散輻射，通道帶寬和選擇性可通過(guò)中頻(I F)濾 波器設 定，各級的增益分布允許在噪聲系數與線(xiàn)性度之間進(jìn)行權衡。

 

圖1. 基本的超外差架構的

 

在100多年的運用中，超外差在整個(gè)信號鏈中的性能得到了顯著(zhù)提升。微 波 和 射 頻 器 件 提 高了性 能，同 時(shí) 還 降 低了功 耗。ADC和DAC提高了采樣速率、線(xiàn)性度和有效位數(ENOB)。FPGA和DSP的處理能力遵循摩爾定律，隨著(zhù)時(shí)間的推移得到了提升，為更高效的算法、數字校正和進(jìn)一步的集成創(chuàng )造了條件。封裝技術(shù)縮小了器件引腳的密度，同時(shí)改善了封裝的散熱能力。

 

然而，這些因器件而異的改進(jìn)已經(jīng)開(kāi)始走向效益遞減點(diǎn)。盡管射頻元件的趨勢是減小尺寸、重量和功耗(SWaP) —但高性能濾波器的物理尺寸仍然較大，通常采用定制式設計，會(huì )增加系統的整體成本。另外，中頻濾波器決定著(zhù)平臺的模擬通道帶寬，因而很難構造出可以在廣泛系統中重復利用的通用平臺設計。對于封裝技術(shù)，多數生產(chǎn)線(xiàn)不會(huì )采用低于0.65 mm或0.8 mm的引腳間距，這意味著(zhù)，有著(zhù)多種I/O要求的復雜器件在物理尺寸上可以小型化的程度是存在限制的。

 

零中頻架構

 

超外差架構的一種替代方案是零中頻(Z I F)架構，近年來(lái)，后者已經(jīng)作為一種潛在的解決方案重現市場(chǎng)。零中頻接收器采用一種單頻混頻級，其本振(LO)直接設為目標頻段，把接收到的信號向下轉換至相位(I)和正交(Q)信號中的基帶。這種架構可以緩解超外差架構嚴格的濾波要求，因為所有模擬濾波處理均發(fā)生于基帶，在基帶中，相比定制射 頻/中頻濾波器，濾波器的設計要簡(jiǎn)單得多，成本也要低一些。如此一來(lái)，ADC和DAC就在基帶中作用于I/Q數 據，所以，可以降低相對于轉換帶寬的采樣速率，從而大幅降低功耗水平。從多個(gè)設計角度來(lái)看，零中頻收發(fā)器因降低了模擬前端的復雜性，減少了元件 數 量，所以可以大幅 降低SWaP。

 

圖2.零中頻架構

 

然而，這種系統架構有些缺陷需要解決。把頻率直接轉換為基帶的方法會(huì )帶來(lái)載波泄漏和鏡像頻率。從數學(xué)上來(lái)看，I和Q信號的虛部會(huì )因其正交性而相互抵消（如圖3）。受真 實(shí) 因 素 的 影 響（比 如 工藝差異、信號鏈里的溫度差異），不可能在I信號與Q信號之間維持完美的90°相位偏移，結果會(huì )導致鏡像抑制性能下降。另外，混頻級里不完美的LO隔離會(huì )帶來(lái)載波泄漏。如果不予以校正，則鏡像和載波泄漏問(wèn)題可能會(huì )導致接收器靈敏度下降，造成無(wú)用的發(fā)射頻譜輻射。

 

圖3.零中頻鏡像消除

 

從歷史上來(lái)看，I/Q不平衡問(wèn)題限制了零中頻架構適用的范圍。其原因有二：首先，零中頻架構采用分立式實(shí)現方式，結果會(huì )在單片器件和印刷電路板(P C B)中導致失配問(wèn)題。第二，單片器件可能來(lái)自不同的生產(chǎn)批次，因工藝本身的差異，要實(shí)現精確匹配極其困難。另外，分立式實(shí)現方式也會(huì )使處理器與射頻元件在物理上相分離，很難橫跨頻率、溫度和帶寬元件實(shí)現正交校正算法。

 

集成式收發(fā)器帶來(lái)SWaP解決方案

 

將零中頻架構集成到單片收發(fā)器中，這種方法為新一代系統提供了一個(gè)途徑。把模擬和射頻信號鏈設在同一片硅片上，可以最大限度地降低工藝差異的影響。此外，DSP模塊可以整合到收發(fā)器中，由此消除正交校準算法與信號鏈之間的界限。這種方法不但可以前所未有地改善SWaP性能，還能在性能規格上媲美超外差架構。

 

圖4. AD9361和AD9371功能框圖

 

目前， ADI 公司有兩款收發(fā)器能滿(mǎn)足航空航天和防務(wù)市場(chǎng)的需求， 它們是AD9361 和AD9371。這些器件把完整的射頻、模擬和數字信 號鏈集成到單片CMOS器 件上，整 合 的 數 字 處 理 模 塊可以實(shí) 時(shí)運 行正交和載波泄漏校正算法，不受任何工藝、頻率和溫度差異的影響。AD9361重點(diǎn)面向要求中等性能規格和超低功耗的應用，比如無(wú)人飛行器數據鏈、手持式和單人通信系統以及小型SIGINT等。AD9371面向要求超高性能規格和中等功耗的應用而優(yōu)化。另外，該器件集成了一枚A RM®微處理器，用于實(shí)現精密校準控制；一枚觀(guān)察接收器，用于實(shí) 現 功率放 大器(PA)線(xiàn)性化；以及一個(gè)嗅探接收器，用于探測空白空間。這就為眾多不同的應用開(kāi)啟了全新的設計潛力?，F在，可以在小得多的封裝中實(shí)現采用寬帶波形或占用非連續頻譜的通信平臺了。在射頻頻譜高度擁擠的地點(diǎn)，較高的動(dòng)態(tài)范圍和較寬的帶寬為實(shí)現SIGINT和相控陣雷達作業(yè)創(chuàng )造了條件。

 

新一代就在當下

 

借助長(cháng)達100年的器件優(yōu)化經(jīng)驗，超外差架構得以在尺寸不斷縮小、功耗不斷降低的平臺上實(shí)現不斷增強的性能。隨著(zhù)物理限制的到來(lái)，這些改進(jìn)已經(jīng)開(kāi)始放緩步伐。新一代航空航天和防務(wù)平臺將要求采用全新的射頻設計方法。在這類(lèi)方法中，若干平方英寸的現有平臺將集成到單片器件中；軟件與硬件之間的界限被模糊，可實(shí)現當前不可能的優(yōu)化和集成水平；減小的SWaP不再意味著(zhù)性能的下降。

 

現在，借助AD9361和AD9371這一組合，航 空 航天和防務(wù)設 計師有能力構造幾年前還不可能實(shí)現的系統。兩款器件具有許多共同點(diǎn)—可調諧的濾波器角、寬帶LO生成、分集能力、校準算法等。但也存在關(guān)鍵的差異，每款器件均針對不同的應用而優(yōu)化。AD9361側重于單載波平臺，其中，SWaP是主要驅動(dòng)力。AD9371側重于寬帶、非連續平臺，其中，性能規格的實(shí)現難度更大。這兩款收發(fā)器將成為新一代航空航天和防務(wù)信號鏈的關(guān)鍵促成因素。

 

 

推薦閱讀：