【導讀】隨著(zhù)Al 相關(guān)的工作負載日益復雜且能耗不斷提升，能夠兼具高能效與高壓處理能力的可靠硅碳化物（SiC）JFET 變得愈發(fā)關(guān)鍵。在此背景下，安森美（onsemi）的SiC Cascode JFET技術(shù)成為了焦點(diǎn)。本文將深入剖析安森美SiC Cascode JFET，涵蓋Cascode（共源共柵）結構的關(guān)鍵參數解析、并聯(lián)振蕩現象的探討，以及實(shí)用的設計指導原則。接下來(lái)，文章將進(jìn)一步闡述在并聯(lián)應用中面臨的挑戰。
隨著(zhù)Al 相關(guān)的工作負載日益復雜且能耗不斷提升，能夠兼具高能效與高壓處理能力的可靠硅碳化物（SiC）JFET 變得愈發(fā)關(guān)鍵。在此背景下，安森美（onsemi）的SiC Cascode JFET技術(shù)成為了焦點(diǎn)。本文將深入剖析安森美SiC Cascode JFET，涵蓋Cascode（共源共柵）結構的關(guān)鍵參數解析、并聯(lián)振蕩現象的探討，以及實(shí)用的設計指導原則。接下來(lái)，文章將進(jìn)一步闡述在并聯(lián)應用中面臨的挑戰。
并聯(lián)的挑戰
在前文我們介紹并聯(lián)設計的挑戰如靜態(tài)電流失配、動(dòng)態(tài)電流失配，接下來(lái)將繼續講解其他挑戰。
并聯(lián)振蕩
對于高增益、快速開(kāi)關(guān)器件來(lái)說(shuō)，并聯(lián)振蕩可能是一個(gè)問(wèn)題。由于 SiC JFET cascode（簡(jiǎn)稱(chēng)cascode）內部有兩個(gè)有源器件：一個(gè)低電壓 Si MOSFET 和一個(gè) SiC JFET，因此這尤其令人擔憂(yōu)。持續的并聯(lián)振蕩（如圖 1所示）可能會(huì )因開(kāi)關(guān)損耗過(guò)高而導致器件失效。
使用示波器很難觀(guān)察到振蕩。波形可能看起來(lái)很好，但在幾個(gè)開(kāi)關(guān)周期內就會(huì )開(kāi)始振蕩。造成這種情況的原因有很多，例如負載電流、電壓和溫度的變化。主要原因是cascode的快速開(kāi)關(guān)，尤其是在大電流時(shí)更易發(fā)生，此時(shí)di/dt 和 dv/dt 的速度會(huì )更快。
圖 1 雙脈沖測試期間兩個(gè)并聯(lián)cascode進(jìn)入持續并聯(lián)振蕩狀態(tài)
盡管很復雜，但分析具有Kelvin源引腳的兩個(gè)并聯(lián)cascode的工作情況還是很有用的，包括相關(guān)的電容和電感，如圖4所示。TO-247-3L和D2Pak-3L封裝沒(méi)有Kelvin源引腳，這種情況將在后面討論。
圖 2 兩個(gè)并聯(lián)cascode在動(dòng)態(tài)電流失配的情況下導通
如前所述，由于閾值電壓的變化，動(dòng)態(tài)電流失配實(shí)際上幾乎是不可避免的，而且電路布局的不對稱(chēng)性可能會(huì )加劇這種情況。
在圖 2 中，我們可以想象有兩個(gè)cascode導通，左邊的cascode導通時(shí)間比右邊的稍早。左側cascode中的較大電流會(huì )導致左側源極電感兩端產(chǎn)生較高的電壓。在極端情況下，右側cascode的電流可能會(huì )暫時(shí)反向流動(dòng)。無(wú)論情況如何，源極電壓失配會(huì )誘導電流流經(jīng)Kelvin源連接，如圖4和圖5所示。
圖 3 頂部圖表：Kelvin源極電流大大超過(guò)柵極電流。中間和底部圖表：每個(gè)Cascode的 VGS和 ID
圖 3 顯示了兩個(gè)并聯(lián) UF3SC120009K4S 帶電感負載硬開(kāi)關(guān)導通的仿真結果。每個(gè)器件都有一個(gè) 680 pF 加 4.7 Ω 的漏極-源極緩沖電路(snubber)。一個(gè)cascode的 JFET 和 MOSFET 的閾值電壓比典型值低 10%，而另一個(gè)則比典型值高 10%，從而導致動(dòng)態(tài)電流失配。
盡管這種情況可能發(fā)生，但概率較低。這里沒(méi)有增加額外的Kelvin源阻抗。頂部圖表顯示的Kelvin源電流峰值大大超過(guò)cascode柵極電流。理想情況下，柵極電流和Kelvin源電流在幅度上是相等的（差分）。中間圖形中的cascode柵極-源極電壓顯示出異相振鈴，這是柵源電壓不平衡的一個(gè)典型特征，在某些情況下會(huì )演變?yōu)槌掷m的、破壞性的并聯(lián)振蕩。圖 5 的底圖顯示了漏極電流的失配，這種不匹配最終導致了Kelvin源極電流的增大。動(dòng)態(tài)電流失配會(huì )穩定在接近零的狀態(tài)。
源極和/或漏極電感不匹配也會(huì )導致動(dòng)態(tài)失配。當這種情況與閾值電壓的隨機變化相結合時(shí)，可能會(huì )隨機產(chǎn)生并聯(lián)振蕩，尤其是在使用coscode電路時(shí)，因為JFET和MOSFET的閾值電壓變化都會(huì )導致動(dòng)態(tài)電流失配。
一個(gè)看似簡(jiǎn)單的解決方案是將所有柵極環(huán)路電阻移動(dòng)到每個(gè)Kelvin源連接處，或者在使用不同的導通/關(guān)斷電阻時(shí)盡量這樣做，如圖6(b)所示。然而，這可能會(huì )導致持續振蕩。
為什么會(huì )這樣呢？增加Kelvin源電阻確實(shí)可以減少峰值Kelvin源電流。然而，考慮到進(jìn)出cascode MOSFET 柵漏電容的電荷是通過(guò)cascode的柵極電阻。柵極電阻越小，柵極電流峰值越高，MOSFET 的 dVDS/dt 峰值越高，JFET 的 dVGS/dt 峰值也就越高。此外，柵極電阻為MOSFET輸出電容 - 源極電感及其他LC諧振電路提供了阻尼。如果將所有柵極環(huán)路電阻移到Kelvin源連接處，則會(huì )移除cascode MOSFET柵極的阻尼，加上柵極電流與Kelvin源電流之間的巨大不匹配，這些因素結合起來(lái)會(huì )導致振蕩。
如何實(shí)現柵極阻尼最大化，同時(shí)最小化柵極電流與Kelvin源極電流的失配？首先，我們將每個(gè)cascode 的柵極電阻留在柵極連接中，而不是留在Kelvin源極連接中。我們需要最大限度地提高每個(gè)柵極的阻尼，不應使用公共柵極電阻，見(jiàn)圖 3(a)。將所有柵極電阻置于每個(gè)cascode 柵極連接中。并根據用戶(hù)指南推薦的柵極電阻值進(jìn)行初步測試。
其次，我們可以在柵極和Kelvin源極連接處添加共模電感（common-mode choke，CMC）或差分耦合電感，如圖 5（a）所示。這將使柵極和Kelvin源極電流大小更加匹配。實(shí)驗表明，在 10 MHz 頻率下，CMC 阻抗至少為 100 Ω（如 Pulse AWCU00453226223TT2 或 Bourns SRF4530A-220Y 或類(lèi)似產(chǎn)品）時(shí)，可消除持續振蕩。具體參數無(wú)需嚴格限定，特別是因為 CMC 對延遲時(shí)間沒(méi)有影響。
第三，并聯(lián)時(shí)必須安裝緩沖電路。除了降低開(kāi)關(guān)壓擺率外，緩沖電路還能通過(guò)緩沖電阻抑制振鈴。因此，增加緩沖電路可大大降低振蕩的可能性。最后，盡可能依靠緩沖電路來(lái)設定開(kāi)關(guān)速度，以最小化柵極電阻。這與直覺(jué)相反，但在《cascode 入門(mén)》中已有解釋。用戶(hù)手冊推薦的柵極電阻值為實(shí)現干凈開(kāi)關(guān)的最小值。并聯(lián)器件可以共享一個(gè)共用的緩沖電路，或者每個(gè)cascode 都有獨立的緩沖電路。重要的是保持布局對稱(chēng)性，并使緩沖電路連接的電感最小化。
圖 4 并聯(lián)時(shí)應避免的事項
圖 5 建議的Kelvin源并聯(lián)方法
對于共模電感來(lái)說(shuō)，布線(xiàn)是一項挑戰。而鐵氧體磁珠則非常小巧，更容易安裝在狹小的電路板布局中，如圖 5(b)所示。與 CMC 一樣，每個(gè)Kelvin源極和柵極連接中的鐵氧體磁珠都能避免振蕩。但與 CMC 不同的是，鐵氧體磁珠會(huì )導致延遲時(shí)間明顯增加。推薦的阻抗范圍是在100 MHz下70到400 Ω，如 Bourns MU2029-301Y。與添加 CMC 一樣，除了在柵極連接中使用常規的柵極電阻外，在Kelvin源極和柵極連接中使用鐵氧體磁珠也能防止振蕩。
圖 6 建議的無(wú)Kelvin源并聯(lián)方法
無(wú)Kelvin源引腳的器件
不帶Kelvin源引腳的器件也可以并聯(lián)。但一般來(lái)說(shuō)，最好并聯(lián)帶有Kelvin源引腳的器件，因為消除了部分柵極驅動(dòng)環(huán)路中的負載電流，可大大降低柵極振鈴。在沒(méi)有Kelvin源引腳的情況下，建議在柵極和柵極驅動(dòng)返回連接到每個(gè)cascode 源時(shí)，都安裝一個(gè)鐵氧體磁珠，如圖 6 所示。此圖僅為概念圖。根據柵極驅動(dòng)器的不同，在使用負關(guān)斷電壓時(shí)，柵極驅動(dòng)環(huán)流可能會(huì )連接到柵極驅動(dòng)電源，而不是直接連接到柵極驅動(dòng)器。
其他設計技巧
如前所述，cascode通常需要使用緩沖電路，并聯(lián)時(shí)尤其需要。漏極-源極緩沖電路可降低開(kāi)關(guān)壓擺率，從而減少產(chǎn)生振蕩的可能性。
直流母線(xiàn)電容和去耦電容必須靠近c(diǎn)ascode，以盡量減少電感。建議在cascode旁邊安裝表面貼裝陶瓷電容（直流母線(xiàn)），并配合使用大容量薄膜電容器和/或鋁電解電容（作為去耦電容）。對稱(chēng)電源布局非常重要。當大電流（例如大于 100 A）和高 di/dt 壓擺率時(shí)，磁場(chǎng)可能“推動(dòng)”相鄰器件及導體中的電流偏向一側，從而引發(fā)電流失衡及其他與噪聲相關(guān)的干擾問(wèn)題。
靠近柵極驅動(dòng)器及其電源的地方必須有足夠的旁路電容；此處電容不足會(huì )導致振蕩。建議使用表面貼裝陶瓷電容器。
柵極走線(xiàn)可以較長(cháng)，而且由于我們處理的開(kāi)關(guān)頻率一般不在 MHz 范圍內，因此即使走線(xiàn)的長(cháng)度不同也不會(huì )有影響。不過(guò)，柵極走線(xiàn)必須屏蔽，最好在相鄰電路板層上設置電源層。切勿讓柵極走線(xiàn)跨越電源層邊界。
未完待續，后續推文將講解演示和測試結果。
文章來(lái)源：安森美，本文作者：Jonathan Dodge, P.E., Mike Zhu, Shusun Qu ,Mike Tian
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
技術(shù)洞察：12V 和 48V 系統的通用驅動(dòng)平臺簡(jiǎn)化電動(dòng)汽車(chē)啟動(dòng)發(fā)電機設計
【解碼CITE2025】全球數字化變局中的"中國突圍"：本土科技巨頭如何重構產(chǎn)業(yè)新生態(tài)
瑞薩面向RZ/T和RZ/N系列微處理器推出經(jīng)認證的PROFINET-IRT和PROFIdrive軟件協(xié)議
如何利用4200A-SCS參數分析儀研究光伏材料和太陽(yáng)能電池的電學(xué)特性
