【導讀】近日，Xilinx發(fā)布了兩則重要消息：一是首款20nm FPGA投片，另一個(gè)則是其宣布采用的一種全新的架構——UltraSCALE，在FPGA中加入重要的ASIC技術(shù)，并會(huì )按重要客戶(hù)的需求來(lái)預設計，這將給業(yè)界高端芯片帶來(lái)一次重組與洗牌。
近日，可編程器件領(lǐng)導廠(chǎng)商Xilinx發(fā)布了兩則對于半導體業(yè)來(lái)說(shuō)相當重要的消息：一是首款20nm FPGA投片，這是除英特爾外首個(gè)在第三方代工廠(chǎng)投片的20nm高端芯片；而另一個(gè)我認為更重要的是Xilinx宣布采用了一種全新的架構——UltraSCALE，在FPGA中加入重要的ASIC技術(shù)，并會(huì )按重要客戶(hù)的需求來(lái)預設計，這是直指ASIC/ASSP最核心的極高端應用，這可能帶來(lái)一次業(yè)界在高端芯片的重組與洗牌。
Xilinx這個(gè)大變革的背后是，谷歌、Facebook、騰訊、百度和阿里等互聯(lián)網(wǎng)大數據公司都開(kāi)始尋求自已定制核心芯片，而不會(huì )購買(mǎi)標準的商業(yè)芯片，因為他們的最核心的競爭力就在數據信息的把控。FPGA中加入重要的ASIC技術(shù)，突破了傳統FPGA在系統吞吐量上的瓶頸，但是又比ASIC靈活，研發(fā)速度快，這種全新的架構將受到這些互聯(lián)網(wǎng)大數據巨頭的青睞。當然，除了這些互聯(lián)網(wǎng)巨頭外，傳統的設備廠(chǎng)商也需要快速定制網(wǎng)絡(luò )核心的芯片，因為他們的客戶(hù)——電信運營(yíng)商/網(wǎng)絡(luò )運營(yíng)商也需要大量定制，但是傳統ASIC的方式在半導體工藝進(jìn)入20nm后，沒(méi)有量的支持成本根本無(wú)法負擔，所以，這種FPGA中融入ASIC的方式正好滿(mǎn)足了新形成下的需求。
圖1：Xilinx對UltraScale架構進(jìn)行了數百項設計提升，加入重要的ASIC技術(shù)
UltraScale架構在完全可編程架構中應用尖端的ASIC技術(shù)，能從20nm平面FET擴展至16nm FinFET甚至更先進(jìn)的技術(shù)，并可從單芯片電路擴展為3D IC。UltraScale架構不僅可以解決傳統FPGA系統總吞吐量擴展和時(shí)延方面的局限性，而且還能直接突破高級節點(diǎn)上的頭號系統性能瓶頸，即互連問(wèn)題。它是如何實(shí)現的呢？
首先，提供了類(lèi)似ASIC的時(shí)鐘功能。
UltraScale架構中可提供類(lèi)似ASIC的多區域時(shí)鐘功能，使得設計人員現在可以將系統級時(shí)鐘放在整個(gè)晶片的任何最佳位置上，從而使系統級時(shí)鐘歪斜降低多達50%。將時(shí)鐘驅動(dòng)的節點(diǎn)放在功能模塊的幾何中心并且平衡不同葉節點(diǎn)時(shí)鐘單元(leaf clock cell)的時(shí)鐘歪斜，這樣可以打破阻礙實(shí)現多Gb系統級性能的一個(gè)最大瓶頸。UltraScale架構的類(lèi)似ASIC時(shí)鐘功能消除了時(shí)鐘放置方面的一切限制并且能夠在系統設計中實(shí)現大量獨立的高性能低歪斜時(shí)鐘資源，而這正是新一代設計的關(guān)鍵要求之一。這是與前幾代可編程邏輯器件所采用的時(shí)鐘方案的最大不同之處，而且實(shí)現了重大改進(jìn)。
其次，提供了新一代路由：以應對大數據時(shí)代網(wǎng)絡(luò )中心的海量數據流挑戰。
對于海量數據流、多Gb智能包處理、多Tb吞吐量以及低時(shí)延方面的要求而言，互連問(wèn)題已經(jīng)成為影響系統性能的頭號瓶頸。
我們來(lái)做個(gè)類(lèi)比。位于市中心的一個(gè)繁忙十字路口，交通流量的方向是從北到南，從南到北，從東到西，從西到東，有些車(chē)輛正試圖掉頭，所有交通車(chē)輛試圖同時(shí)移動(dòng)。這樣通常就會(huì )造成大堵車(chē)?，F在考慮一下將這一十字路口精心設計為現代化高速公路或主干道，情況又會(huì )如何。道路設計人員設計出了專(zhuān)用坡道（快行道），用以將交通流量從主要高速路口的一端順暢地疏導至另一端。交通流量可以從高速路的一端全速移動(dòng)到另一端，不存在堵車(chē)現象。下面的兩幅圖說(shuō)明了這一觀(guān)點(diǎn)：
圖2：提供了新一代路由：以應對大數據時(shí)代網(wǎng)絡(luò )中心的海量數據流挑戰
[page]
Xilinx為UltraScale架構加入了類(lèi)似的快速通道。這些新增的快速通道可供附近的邏輯單元之間傳輸數據，盡管這些單元并不一定相鄰，但它們仍通過(guò)特定的設計實(shí)現了邏輯上的連接。這樣，UltraScale架構所能管理的數據量就會(huì )呈指數級上升，如下圖所示。
圖3：UltraScale架構所能管理的數據量呈指數級上升
通過(guò)UltraScale架構提供的高布線(xiàn)效率從根本上完全消除了布線(xiàn)擁塞問(wèn)題。結果很簡(jiǎn)單：只要設計合適，布局布線(xiàn)就沒(méi)有問(wèn)題。這樣也使器件利用率達到90%以上，且不降低性能或增加系統時(shí)延。
第三，實(shí)現了快速、智能的處理
從噪聲中提取更多信號，創(chuàng )建更加逼真的畫(huà)面，以及應對無(wú)止境的數據包流量增長(cháng)，所有這些都在對智能處理性能提出更高要求。與此同時(shí)，還要將成本控制在規定的預算范圍內，這樣就給設計帶來(lái)了諸多實(shí)際限制。簡(jiǎn)言之，市場(chǎng)需要以更少的成本實(shí)現更高的系統性能，這是大多數電子產(chǎn)業(yè)永恒不變的趨勢。
UltraScale架構最新的27x18位乘法器和雙加法器以及關(guān)鍵路徑優(yōu)化功能顯著(zhù)提升了定點(diǎn)和IEEE 754標準浮點(diǎn)算法的性能與效率。UltraScale架構能夠讓雙精度浮點(diǎn)運算的資源利用率實(shí)現1.5倍的效率提升，并具有更多的DSP資源數量，因此可以滿(mǎn)足新一代應用在TMAC處理性能和集成方面的要求，并實(shí)現最優(yōu)價(jià)格點(diǎn)。
UltraScale架構經(jīng)過(guò)專(zhuān)門(mén)優(yōu)化，可解決以數百Gbps速率運行的包處理功能有關(guān)的關(guān)鍵路徑瓶頸問(wèn)題，這些功能包括：誤差校正與控制（ECC）、循環(huán)冗余校驗（CRC）以及前向糾錯（FEC）。增強型DSP子系統，與硬化的100 GbE MAC和Interlaken接口以及賽靈思SmartCore 包處理與流量管理IP完美結合在一起，采用最佳封裝，能夠實(shí)現線(xiàn)速高達數百Gbps的包處理功能。
第四：努力滿(mǎn)足新一代系統的系統級功耗要求
建立在原有低功耗All Programmable邏輯器件之上，UltraScale架構通過(guò)半導體工藝以及通過(guò)芯片與軟件技術(shù)實(shí)現的寬范圍靜態(tài)與動(dòng)態(tài)電源門(mén)控還可將系統總功耗降低至賽靈思7系列FPGA（業(yè)界最低功耗的All Programmable器件）的一半。
圖4：采用UltraScale架構實(shí)現最低總功耗
降低功耗對設計人員來(lái)說(shuō)意味著(zhù)兩件事：（1）更低的功耗預算和散熱管理要求；（2）更高的速度。這兩點(diǎn)對滿(mǎn)足新一代應用不斷提高的要求極為重要。
綜上所述，全新的FPGA+ASIC架構，與之前的固化在FPGA中的一些加速器完全不同，它是對整個(gè)架構的改革。新一代基于UltraScale架構的FPGA將會(huì )迎接以下這些最新應，包括： 帶智能包處理和流量管理功能的400G OTN；帶智能波束形成功能的4X4混合模式LTE和WCDMA無(wú)線(xiàn)電；帶智能圖像增強與識別功能的4K2K和8K顯示屏 ；用于智能監視與偵查(ISR)的最高性能系統 ；數據中心使用的高性能計算應用等。
相關(guān)閱讀：
使用FPGA進(jìn)行工業(yè)設計的五大優(yōu)勢
http://www.zzmyjiv.cn/gptech-art/80021010
Xilinx成熟的7系列FPGA生態(tài)系統亮相X-fest 2012
http://www.zzmyjiv.cn/gptech-art/80018132
FPGA測試方案隨需而變
http://www.zzmyjiv.cn/test-art/80014719
