前兩天，跟某友商交流，是一位測試領(lǐng)域的大牛，他們也經(jīng)營(yíng)著(zhù)一個(gè)自媒體。每到大家激起一些火花，大牛就會(huì )說(shuō)“看，又是一篇好文章了吧”?？磥?lái)大牛他們寫(xiě)文章的壓力也很大啊，想到這里，小陳不禁潸然淚下，手一抖，把抽絲剝繭打成了愁死脖間•••

 

槽要吐，文章還是要寫(xiě)的。大家知道，做一些layout guide是信號完整性工程師的基本工作之一，layout guide可以說(shuō)是一些SI規則的物理體現。某同學(xué)發(fā)現了一份這樣的layout guide：

拓撲是這樣子的

要求是這樣子的

 

可以看到，主干段M只有阻抗要求，沒(méi)有長(cháng)度要求。而分支B1/B1’/B2/’B2’只有長(cháng)度要求沒(méi)有阻抗要求，這是為啥？

 

首先，我們知道大部分器件的驅動(dòng)阻抗是較低的，這樣減小驅動(dòng)器本身的分壓，雖然這樣會(huì )造成較大的源端反射。而速率越來(lái)越高時(shí)，需要在功耗和信號完整性做一個(gè)平衡，驅動(dòng)阻抗漸漸的高了起來(lái)，而上拓撲為DDR2，驅動(dòng)阻抗通常在33歐姆左右，將M段的阻抗控制在33歐姆，則意味著(zhù)源端反射非常小，這樣所有進(jìn)入M段往驅動(dòng)端走的反射信號全部有去無(wú)回。M段的長(cháng)度，也就不會(huì )對接收端信號造成什么影響了，如下圖：

3

而在M與B/T交界的節點(diǎn)處，反射是不可避免的。最重要的是第一次從M過(guò)來(lái)在這個(gè)點(diǎn)的反射，以及第一次從接收端反射回來(lái)的能量，之后的反射波由于分壓以及反射系數等原因能量是非常小的，可以忽略不計。

 

先來(lái)看第一次從M過(guò)來(lái)在這個(gè)點(diǎn)的反射。我們知道幾個(gè)電阻的并聯(lián)阻抗必定小于其中任意電阻的阻抗，傳輸線(xiàn)同理。假如B段阻抗為60歐姆，從M往接收端看的阻抗為58//60//60≈20歐姆，反射系數24%；假如B段阻抗為40，從M往接收端看的阻抗為58//40//40≈15歐姆，反射系數37%。差別看起來(lái)不是特別大，所以B并沒(méi)有明確的阻抗要求，但其實(shí)layout guide里還有一句話(huà)，就是B段走線(xiàn)走越細越好。

 

再來(lái)看看第一次從接收端反射回來(lái)的能量，這可就剪不斷理還亂了。不過(guò)大家知道，影響反射的除了阻抗還有走線(xiàn)長(cháng)度，走線(xiàn)較短的話(huà)，反射將會(huì )淹沒(méi)在上升時(shí)間之中。我們來(lái)看一下線(xiàn)長(cháng)符合要求時(shí)阻抗變化的情況：

看來(lái)只要分支長(cháng)度保證了，其實(shí)阻抗影響并不大。關(guān)于各種拓撲，可以變的魔術(shù)還是非常多的，layout guide可不是只有“x/x/x/x信號阻抗控制50Ω”的哦。