各種系統的設計人員——從手持設備、筆記本電腦到工業(yè)控制器——都迫切希望最大程度減少連接器引腳數量和電路板之間的連線(xiàn)。

 

單線(xiàn)聚合：FPGA的優(yōu)勢

 

單線(xiàn)聚合（SWA）背后的原理是將多個(gè)信號匯聚到一個(gè)時(shí)分復用（TDM）信號中，而該信號在電路板間傳輸僅需要一根線(xiàn)纜。實(shí)現該方案的一個(gè)做法是為每種產(chǎn)品創(chuàng )建定制的專(zhuān)用集成電路（ASIC）（圖2）。

 

 

然而，定制ASIC的解決方案有許多缺點(diǎn)，如開(kāi)發(fā)成本高昂且耗時(shí)。更糟的是，它們所包含的任何算法和功能實(shí)際上都是“凍結在芯片中”，這意味著(zhù)它們無(wú)法適應不斷變化的需求。例如銷(xiāo)售主管突然宣布：“我們最大的客戶(hù)說(shuō)需要用兩個(gè)I2C通道替代其中一個(gè)I2S接口。”

 

理想的解決方案是采用低成本的現場(chǎng)可編程門(mén)陣列（FPGA），如萊迪思半導體的iCE40 UltraPlus™器件（圖3）。

 

FPGA設計人員使用iCE40 UltraPlus實(shí)現單線(xiàn)聚合

 

上一段中有這樣一句表述： “基于FPGA的單線(xiàn)聚合可以快速輕松地進(jìn)行定制設計”。這句話(huà)有個(gè)前提那就是需要非常熟悉FPGA設計。

 

如果您是FPGA設計人員，萊迪思可為您提供行業(yè)最易于使用的FPGA開(kāi)發(fā)工具。此外，在單線(xiàn)聚合解決方案中，萊迪思還提供全套參考設計資源，搭配其行業(yè)領(lǐng)先的iCE40 UltraPlus™ FPGA：

 

• 易于修改、參數化的單線(xiàn)聚合參考設計的源代碼，可在萊迪思Radiant設計工具上運行

• 免費使用Lattice Radiant®設計工具

• 相關(guān)的參考設計用戶(hù)指南

• 單線(xiàn)聚合演示和開(kāi)發(fā)板

 

然而，并非所有的設計團隊都有FPGA設計經(jīng)驗。幸好，萊迪思也專(zhuān)為非FPGA設計人員提供解決方案。

 

 

非FPGA設計人員使用iCE40 UltraPlus實(shí)現單線(xiàn)聚合

 

拿一個(gè)基于微控制器（MCU）的系統舉例。設計團隊的某些成員可以熟練使用C或C ++之類(lèi)的語(yǔ)言來(lái)開(kāi)發(fā)軟件，然后運行軟件編譯器，軟件編譯器以機器代碼生成可執行文件。團隊的其他成員只需將此機器代碼文件加載到MCU中，無(wú)須了解編程相關(guān)的任何信息。

 

同樣，FPGA開(kāi)發(fā)人員的專(zhuān)長(cháng)是使用Verilog或VHDL等硬件描述語(yǔ)言（HDL） 描述設計，然后運行被稱(chēng)之為邏輯綜合引擎的硬件編譯器，將HDL生成配置文件，也就是常說(shuō)的位流。團隊的其他成員可以將位流載入FPGA，無(wú)需了解關(guān)于FPGA設計的任何內容。

 

首個(gè)針對非FPGA設計人員的單線(xiàn)聚合解決方案提供了五種預先綜合的位流（圖4）。這些配置是對諸多實(shí)際應用分析的結果，可以滿(mǎn)足各類(lèi)系統設計的要求。

 

 

用戶(hù)可以從萊迪思網(wǎng)站單線(xiàn)聚合解決方案（latticesemi.com/zh-CN/singlewire）下載《關(guān)于位流文件的用戶(hù)指南》。指南描述了如何將預配置的位流加載到iCE40 UltraPlus FPGA中。

 

此外，萊迪思還提供免費的單線(xiàn)聚合設計服務(wù)。您可以訪(fǎng)問(wèn)萊迪思的單線(xiàn)聚合開(kāi)發(fā)板網(wǎng)頁(yè)（latticesemi.com/zh-CN/products/developmentboardsandkits/singlewire），填寫(xiě)表格，明確您的設計所需的通道組合，之后萊迪思設計團隊將通過(guò)電子郵件給您發(fā)送相應的位流文件。

 

iCE40 UltraPlus FPGA

 

為了更好地闡述本文內容，我們需要簡(jiǎn)單了解一下實(shí)現單線(xiàn)聚合的器件。iCE40 UltraPlus FPGA擁有靈活的邏輯架構、2800或5280個(gè)4輸入查找表（LUT）、可定制的通用I/O（GPIO）、多達80 Kb的嵌入式存儲塊（EBM）和多達1 Mb嵌入式SRAM。

 

iCE40 UltraPlus FPGA可以在大多數應用中實(shí)現超低功耗的高級處理功能，其靜態(tài)電流低至75 uA，工作電流低至1-10 mA。此外iCE40 UltraPlus FPGA還提供多種封裝選項，滿(mǎn)足各類(lèi)應用的需求：2.15 x 2.50 mm超小尺寸WLCSP封裝專(zhuān)為消費電子和物聯(lián)網(wǎng)設備優(yōu)化，0.5 mm引腳間距的7 x 7 mm QFN封裝則可以滿(mǎn)足成本優(yōu)化型應用的需求。

 

由于配置位流可以直接加載到基于SRAM的配置單元中，因此iCE40 UltraPlus FPGA可以反復地重新編程。這樣設計人員可嘗試使用不同的設計和位流，是項目原型開(kāi)發(fā)階段的最佳選擇。

 

如果在產(chǎn)品中使用基于SRAM的iCE40 UltraPlus器件，那么可以通過(guò)板上MCU或從外部SPI閃存設備來(lái)加載配置。

 

另外，iCE40 UltraPlus FPGA還包含一次性可編程（OTP）片上非易失性配置存儲器（NVCM），非常適合大規模量產(chǎn)。對NVCM進(jìn)行編程后，器件將自動(dòng)、快速且安全地從該配置啟動(dòng)。

 

單線(xiàn)聚合演示和開(kāi)發(fā)板

 

SWA演示和開(kāi)發(fā)板包含兩片iCE40 UltraPlus FPGA。一片用作數據生成器或數據驗證器，另一片用于實(shí)現單線(xiàn)聚合參考設計（用作控制器或外設）。

 

圖5展示了兩塊開(kāi)發(fā)板的典型使用場(chǎng)景。在此案例中，左邊的開(kāi)發(fā)板包括了數據生成器和單線(xiàn)聚合控制器，右邊的開(kāi)發(fā)板則包括了單線(xiàn)聚合的外設和數據驗證器。

 

 

 

觀(guān)察圖中的跳線(xiàn)。如果保留這些跳線(xiàn)，則來(lái)自左側演示板上數據發(fā)生器的數據將被饋送到單線(xiàn)聚合控制器參考設計中，該參考設計將其聚合為單個(gè)信號傳輸至右側板上。右側演示板上的單線(xiàn)聚合外設參考設計將接收聚合的信號，并將解聚的信號饋送到數據驗證器。下圖6（a）展示了這一過(guò)程。

 

 

 

單線(xiàn)聚合解決方案特性總結

 

如上所述，單線(xiàn)聚合參考設計在兩片iCE40 UltraPlus FPGA上運行，其中一個(gè)FPGA以時(shí)分復用方式聚合多個(gè)數據流（例如I2C、I2S和GPIO），然后通過(guò)單線(xiàn)將其發(fā)送到另一個(gè)FPGA，解聚回原來(lái)的數據流。

 

兩片FPGA之間的單線(xiàn)通信速度約為7.5 Mbps。該設計也可自行配置——可以調整I2C / I2S總線(xiàn)數量和GPIO數量以及單線(xiàn)協(xié)議數據包的長(cháng)度，并且FPGA之間的單線(xiàn)協(xié)議擁有錯誤檢測和重試功能。該解決方案的特性的簡(jiǎn)要概述如下：

 

• 最多聚合7個(gè)通道

• 單線(xiàn)上的原始數據速率約為7.5 Mbps或更高

• 數據包長(cháng)度可變，可有效利用單線(xiàn)帶寬

• 接收端出現奇偶校檢錯誤時(shí)可重新進(jìn)行傳輸

• 支持I2C的Fast-mode (400 kbps)和Fast-mode Plus（1 Mbps）

• I2C中斷可以使用GPIO和基于事件的傳輸來(lái)實(shí)現

• I2S支持單個(gè)立體聲通道、48K hz采樣速率、高達32位采樣以及雙向支持

 

小結

 

當今的許多電子系統都包括多塊電路板。此外，這些系統大多使用多種不同類(lèi)型接口（例如I2C、I2S和GPIO）從外圍設備和傳感器收集數據，并在電路板之間傳輸。

 

在擁擠的電路板和連接器上傳輸信號本身可能會(huì )帶來(lái)很多問(wèn)題，除此之外，電路板的面積和系統內部空間通常十分寶貴。除了增加成本和占用空間外，連接器通常還是系統中最不可靠的組件。

 

萊迪思開(kāi)發(fā)了一種創(chuàng )新的方法讓系統架構師和開(kāi)發(fā)人員使用小尺寸、低成本的FPGA來(lái)實(shí)現單線(xiàn)聚合，顯著(zhù)減少板間連接器的數量，在提高系統穩定性的同時(shí)還減小了系統尺寸和成本。

擁有FPGA設計經(jīng)驗的開(kāi)發(fā)人員可以自定義該解決方案。此外，即便沒(méi)有任何FPGA開(kāi)發(fā)經(jīng)驗，開(kāi)發(fā)人員也能快速輕松地完成部署。