許多高性能、高頻率的PWM控制芯片，無(wú)論是數字類(lèi)型還是模擬類(lèi)型，都不具備或只有有限的直接驅動(dòng)功率MOSFET的能力。因為功率MOSFET對柵極驅動(dòng)電流有較高的要求，驅動(dòng)芯片就相當于PWM開(kāi)關(guān)控制芯片與功率MOSFET之間的橋梁，用來(lái)將開(kāi)關(guān)信號電流和電壓放大，同時(shí)具備一定的故障隔離能力。一旦確定了選用某種開(kāi)關(guān)電源方案后，接下來(lái)就要選擇合適的驅動(dòng)IC，而選好驅動(dòng)芯片，就需要硬件工程師對電路特性有一定的了解。

 

 

以典型的AC/DC開(kāi)關(guān)電源系統為例，PFC部分采用無(wú)橋升壓拓撲，可選用一顆NSD1025同時(shí)驅動(dòng)兩路開(kāi)關(guān)MOSFET，LLC的原邊可用一顆半橋隔離驅動(dòng)芯片NSi6602同時(shí)驅動(dòng)上下橋臂MOSFET，副邊用一顆NSD1025驅動(dòng)全波同步整流MOSFET。選用高速高可靠性的驅動(dòng)IC，可以幫助電源系統提升效率和功率密度。

 

由于開(kāi)關(guān)電源經(jīng)常需要硬開(kāi)關(guān)驅動(dòng)大功率負載，在硬開(kāi)關(guān)以及布局限制的情況下，功率MOSFET往往會(huì )對驅動(dòng)芯片的輸入和輸出端形成較大的地彈電壓和振蕩尖峰電壓。地彈電壓會(huì )造成驅動(dòng)器輸入端等效出現負電壓，因為內部等效體二極管，大多數柵極驅動(dòng)器能夠承受一定的負壓脈沖。然而，亦有必要采取預防措施，以防止驅動(dòng)器輸入端的過(guò)沖和欠壓尖峰過(guò)大，而對驅動(dòng)芯片造成損壞，或產(chǎn)生誤動(dòng)作。

 

驅動(dòng)輸入端負壓尖峰的形成原因

 

仍以PFC拓撲為例，低邊驅動(dòng)器用在控制芯片與功率MOSFET之間，以幫助減小開(kāi)關(guān)損耗,并為MOSFET提供足夠的驅動(dòng)電流，以跨過(guò)米勒平臺區域，實(shí)現快速打開(kāi)。在開(kāi)關(guān)MOSFET的時(shí)候，有一個(gè)高di/dt的脈沖產(chǎn)生，這種快速變化與寄生電感共同作用，產(chǎn)生了負電壓峰值，可以用Vn = Lss* di/dt公式估算。Lss代表寄生電感。寄生電感值約等于功率MOSFET的內部鍵合線(xiàn)和PCB回線(xiàn)接地回路中的電感量之和，其值可以從幾nH至十幾nH不等，寄生電感大小主要取決于PCB布局布線(xiàn)。

 

從上面等式可以看出，負向電壓與寄生電感和電流變化率均成正比。在典型的低邊柵極驅動(dòng)電路中，雖然控制器和功率MOSFET使用同一個(gè)直流地平面作為參考，但一些情況下，由于驅動(dòng)器和控制器有一定距離，所以總會(huì )存在寄生電感。高di/dt的電流在流經(jīng)MOSFET及其板級回路時(shí)，寄生電感存在會(huì )導致驅動(dòng)器的地電位相對于控制器地電位瞬間抬升，驅動(dòng)器的輸入和地之間就相當于出現一個(gè)瞬間負壓。在極端情況下，可能造成驅動(dòng)器內部輸入ESD器件受損，驅動(dòng)器出現失效。

 

 

另一個(gè)常見(jiàn)的出現輸入負壓的場(chǎng)景與對MOSFET進(jìn)行電流采樣相關(guān)。為了實(shí)現更精確的控制，有時(shí)在功率MOSFET和大地之間會(huì )接一個(gè)采樣電阻，用這個(gè)采樣電阻來(lái)檢測流過(guò)MOSFET的電流，從而使控制器能快速做出響應。而為了使MOSFET的驅動(dòng)環(huán)路足夠小，會(huì )將驅動(dòng)器的GND引腳與MOSFET的源極連接在一起，而控制芯片的GND與真正的地平面在一起，這樣驅動(dòng)器的GND和控制芯片GND之間就會(huì )存在一個(gè)偏置電壓，因此控制芯片輸出低電平時(shí)，相對于驅動(dòng)器的輸入端，則有一個(gè)負向的偏置電壓。

 

 

如何應對輸入端負壓

 

對于寄生電感引起的輸入瞬間負壓，一般有三種應對方案。首先，可以通過(guò)減小開(kāi)關(guān)速度來(lái)降低影響，減小開(kāi)關(guān)速度能降低電流變化速率di/dt，瞬間負壓幅度也就會(huì )下降。但這樣處理有副作用，降低開(kāi)關(guān)速度就會(huì )增加轉換時(shí)間，所以會(huì )增加開(kāi)關(guān)損耗，而在一些應用中如果對響應時(shí)間有要求，降低開(kāi)關(guān)速度的方法就未必適合。

 

第二種方法是盡可能優(yōu)化PCB布局布線(xiàn)，減小寄生參數，從而減小負壓峰值，這是系統設計中常見(jiàn)的方法，但需要硬件工程師有非常豐富的設計經(jīng)驗，而在一些設計條件限制下，也可能無(wú)法優(yōu)化PCB布局布線(xiàn)第三種方法是選擇抗干擾能力強的器件，例如納芯微電子推出的同相雙通道高速柵極驅動(dòng)器NSD1025。NSD1025通過(guò)優(yōu)化輸入端的ESD結構，能夠承受最大-10V的輸入電壓，相比其他競品驅動(dòng)，NSD1025更能應對常見(jiàn)應用場(chǎng)景的瞬態(tài)負脈沖，有更好的可靠性。

 

經(jīng)驗豐富的工程師通常會(huì )同時(shí)考慮三種抗擾方案，然后根據應用約束來(lái)達到最優(yōu)選擇。但選擇抗干擾能力強的器件，無(wú)疑能為整個(gè)系統的設計帶來(lái)更多的容錯空間與選擇余地，所以也就成為工程師在系統設計時(shí)候的第一步。

 

除了耐受負壓能力強，NSD1025還提供欠壓鎖定功能，保持輸出低電平直到電源電壓進(jìn)入工作范圍內，而高低閾值之間的遲滯功能也提供了更出色的抗干擾能力。非常適合電源系統、電機控制器、線(xiàn)性驅動(dòng)器和GaN等寬帶隙功率器件驅動(dòng)等應用場(chǎng)景。

 

在NSD1025之后，納芯微還將推出600V高低邊驅動(dòng)器，以及專(zhuān)為GaN設計的600V高低邊驅動(dòng)芯片?？蔀楣こ處熢诠I(yè)電源、電機驅動(dòng)等應用中的抗干擾設計，帶來(lái)更好的解決方案。

 

文章來(lái)源：納芯微電子

 

 

免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。

 

推薦閱讀：