【導讀】在上一期的芝識課堂中，我們和大家一起了解了CMOS邏輯IC可以分為組合邏輯和時(shí)序邏輯，并以幾種典型電路單元的對應邏輯關(guān)系詳細解讀了組合邏輯電路的原理。這一期芝識課堂中，我們將繼續和大家分享CMOS邏輯IC的基礎知識，并通過(guò)實(shí)際電路單元來(lái)幫助大家分析組合邏輯和時(shí)序邏輯中各自所對應的輸入和輸出之間暗藏的邏輯關(guān)系。
多路復用器
多路復用器也是一種典型的組合邏輯電路，比如東芝的74VHC157和74VHC153，多路復用器將從多個(gè)輸入信號中選擇一個(gè)信號并將其轉發(fā)到單個(gè)輸出線(xiàn)。圖1所示的時(shí)序圖顯示了如何從兩個(gè)輸入中選擇一個(gè)信號。當選擇引腳為低電平（0）時(shí)，信號從A引腳轉發(fā)到Y引腳。當選擇引腳為高電平（1）時(shí)，信號從B引腳轉發(fā)到Y引腳。
圖1 2對1多路復用器的時(shí)序圖
模擬多路復用器／解復用器
與多路復用器類(lèi)似，模擬多路復用器／解復用器作為組合邏輯電路，包含模擬開(kāi)關(guān)，以從多個(gè)模擬輸入中選擇一個(gè)信號并將其轉發(fā)到單個(gè)輸出線(xiàn)。由于模擬開(kāi)關(guān)可以雙向傳輸信號，因此模擬多路復用器也可用作解復用器。模擬多路復用器／解復用器可用于傳輸模擬和數字信號，典型的產(chǎn)品比如東芝的74VHC4051、74VHC4052和74VHC4053。
模擬開(kāi)關(guān)
在組合邏輯方面還有一個(gè)廣泛應用的電路單元：模擬開(kāi)關(guān)，比如東芝的74VHC4066。模擬開(kāi)關(guān)可以在任一方向上傳導正弦波信號等模擬信號。它在打開(kāi)時(shí)傳遞信號，在關(guān)閉時(shí)阻斷信號。模擬開(kāi)關(guān)由一對n溝道和p溝道MOSFET并聯(lián)組成，以降低導通電阻，提高I/O線(xiàn)性特性。模擬開(kāi)關(guān)的數據表顯示了典型的正弦波失真、最大頻率響應、饋通衰減、串擾和其它模擬開(kāi)關(guān)特性。圖2、圖3和圖4是模擬開(kāi)關(guān)的邏輯符號、真值表、時(shí)序圖和邏輯示意圖。
圖2 模擬開(kāi)關(guān)的邏輯符號和真值表
圖3 模擬開(kāi)關(guān)的時(shí)序圖
圖4 模擬開(kāi)關(guān)的邏輯示意圖
介紹了多個(gè)組合邏輯應用之后，我們再來(lái)看看時(shí)序邏輯的主要應用電路單元。
鎖存器
首先我們來(lái)一起分析一下鎖存器（以東芝的74VHC373為例）。鎖存器可以在特定條件下保留數據。鎖存器有D型和RS（復位和設置）型等類(lèi)型。下面將以D型鎖存器為例對操作進(jìn)行說(shuō)明。例如，D型鎖存器具有輸入數據引腳（D）、鎖存器啟用引腳（LE）和輸出數據引腳（Q）。在此例中，當LE為低電平時(shí)，Q將保留D的先前值。當LE為高電平時(shí)，Q將跟隨D而變化。圖5顯示了D型鎖存器的時(shí)序圖。
圖5 D型鎖存器的時(shí)序圖
觸發(fā)器
觸發(fā)器（以東芝的74VHC74為例）是時(shí)序邏輯的另一個(gè)主要電路單元，觸發(fā)器可以在特定條件下保留數據?！癴lip-flop”（觸發(fā)器）這個(gè)詞有時(shí)縮寫(xiě)為FF。觸發(fā)器有D型和JK型等類(lèi)型。下面將以D型觸發(fā)器為例對操作進(jìn)行說(shuō)明。
D型觸發(fā)器與D型鎖存器的不同之處在于，即使在時(shí)鐘設置為無(wú)效后（在本例中為低電平）之后，D型觸發(fā)器仍保留輸出數據（當LE輸入為高電平時(shí)，D型鎖存器將數據從D輸入端傳輸至Q輸出端）。例如，D型觸發(fā)器具有輸入數據引腳（D）、時(shí)鐘引腳（CK）和輸出數據引腳（Q）。該觸發(fā)器將輸入數據（D）鎖存在CK的上升沿上，并將其傳輸至Q。無(wú)論輸入數據（D）如何，Q均保持不變，直到CK的下一個(gè)上升沿。換句話(huà)說(shuō)，Q將保留鎖存在CK的前一上升沿上的輸入數據（D）。圖6顯示了D型觸發(fā)器的時(shí)序圖。有些觸發(fā)器有一個(gè)清除（CLR）或預設（PR）輸入引腳，用于將內部狀態(tài)初始化為已知值。觸發(fā)器用于異步信號的同步器和數字信號的延遲電路以及計數器、分頻器等。
圖6 D型觸發(fā)器的時(shí)序圖
我們通過(guò)邏輯示意圖（圖7）說(shuō)明D型觸發(fā)器的操作。D型觸發(fā)器由兩種D型鎖存器組成。當時(shí)鐘的上升沿施加到CK時(shí)，D型鎖存器#1被激活。當時(shí)鐘（CK）為高電平時(shí)，D型鎖存器#1保持激活狀態(tài)，因此D型鎖存器#2中的第一個(gè)時(shí)鐘反相器也處于激活狀態(tài)。因此，D型鎖存器＃1中保存的數據將傳輸到輸出（Q），如藍色箭頭所示。即使輸入更改狀態(tài)，輸出也將保持不變。
當時(shí)鐘下降沿施加到CK時(shí)，D型鎖存器#2被激活。結果，保存在D型鎖存器＃2中的數據將繼續出現在綠色箭頭高亮顯示的輸出端（Q）。同樣，即使輸入狀態(tài)改變，輸出也保持不變。應該注意的是，直到已知輸入在時(shí)鐘（CK）的上升沿被鎖存之前，輸出（Q）的值才是未知的。
圖7 D型觸發(fā)器邏輯示意圖
計數器
計數器（東芝74VHC393，74VHC161）是一種典型的時(shí)序邏輯電路單元，計數器在每個(gè)時(shí)鐘（CK）脈沖上按順序進(jìn)行遞增或遞減計數。一個(gè)4位計數器的模數可達16；一個(gè)8位計數器的模數可達256；一個(gè)14位計數器的模數可達16384。某些計數器具有CLR輸入，用于將內部狀態(tài)初始化為已知值。
計數器集成在數字定時(shí)器、電子計算器、秒表和許多其它設備中。計數器大致分為異步（紋波進(jìn)位）和同步（并行進(jìn)位）計數器。設單個(gè)觸發(fā)器的傳輸延遲時(shí)間為tpd。然后，n級異步計數器將產(chǎn)生相當于n×tpd的大延遲。還應注意，當計數器輸出饋送至邏輯門(mén)時(shí)，異步計數器可能產(chǎn)生風(fēng)險。圖8顯示了一個(gè)典型的同步（并行進(jìn)位）計數器的時(shí)序圖，它在時(shí)鐘（CK）的每一個(gè)邊沿上按順序進(jìn)行遞增計數。
圖8
移位寄存器
移位寄存器（如東芝的74VHC164，74VHC165）可以配置為串行-并行（SI-PO）或并行-串行（PI-SO）轉換。并行-串行轉換有助于減少傳輸線(xiàn)的數量（即傳輸位寬度）。某些移位寄存器具有CLR輸入，用于將內部狀態(tài)初始化為已知值。移位寄存器由多個(gè)觸發(fā)器組成。圖9通過(guò)邏輯示意圖和時(shí)序圖說(shuō)明移位寄存器的操作。移位寄存器由級聯(lián)觸發(fā)器組成，其中每個(gè)觸發(fā)器的輸出端（Q）連接至該鏈中下一個(gè)觸發(fā)器的數據（D）輸入端。串行輸入（SI）施加至第一觸發(fā)器的數據（D）輸入端。來(lái)自SI的數據在時(shí)鐘（CK）的上升沿被鎖存，并出現在QA處。利用四個(gè)時(shí)鐘脈沖，來(lái)自SI的數據被傳輸到第四個(gè)觸發(fā)器。結果，串行輸入（SI）被轉換為并行輸出數據出現在QD、QC、QB和QA處。
圖9 移位寄存器（串行輸入，并行輸出）的時(shí)序圖
本期芝識課堂中，我們以典型的幾個(gè)邏輯電路單元來(lái)說(shuō)明組合邏輯和時(shí)序邏輯電路單元是如何進(jìn)行輸入和輸出邏輯轉換的，從而了解邏輯IC的各種基礎邏輯知識，下期芝識課堂我們將帶大家了解數據讀取的相關(guān)知識，感興趣的話(huà)千萬(wàn)不要錯過(guò)哦。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
