【導讀】對于高壓開(kāi)關(guān)電源應用，碳化硅或 SiC MOSFET 與傳統硅 MOSFET 和 IGBT 相比具有顯著(zhù)優(yōu)勢。開(kāi)關(guān)超過(guò) 1,000 V的高壓電源軌以數百 kHz 運行并非易事，即使是最好的超結硅 MOSFET 也難以勝任。IGBT 很常用，但由于其存在“拖尾電流”且關(guān)斷緩慢，因此僅限用于較低的工作頻率。因此，硅 MOSFET 更適合低壓、高頻操作，而 IGBT 更適合高壓、大電流、低頻應用。SiC MOSFET 很好地兼顧了高壓、高頻和開(kāi)關(guān)性能優(yōu)勢。它是電壓控制的場(chǎng)效應器件，能夠像 IGBT 一樣進(jìn)行高壓開(kāi)關(guān)，同時(shí)開(kāi)關(guān)頻率等于或高于低壓硅 MOSFET 的開(kāi)關(guān)頻率。

SiC MOSFET 具有獨特的柵極驅動(dòng)要求。一般來(lái)說(shuō)，它在導通期間需要一個(gè) 20V、Vdd 柵極驅動(dòng)來(lái)提供盡可能低的導通電阻。與對應的硅器件相比，它具有更低的跨導、更高的內部柵極電阻，且柵極導通閾值可低于 2 V。因此，在關(guān)斷期間，柵極必須拉低至負電壓（通常為 -5 V）。了解和優(yōu)化柵極驅動(dòng)電路對可靠性和整體開(kāi)關(guān)性能具有非常大的影響。

本系列文章將重點(diǎn)介紹 SiC MOSFET 特有的器件特性，并介紹了柵極驅動(dòng)優(yōu)化設計的關(guān)鍵需求，以最大限度地提高 SiC 開(kāi)關(guān)性能。另外還將討論系統級考慮因素，例如啟動(dòng)、故障保護和穩態(tài)切換。本文為第一部分，將介紹SiC MOSFET 特有的器件特性。

引言

碳化硅 (SiC) 屬于寬禁帶 (WBG) 半導體材料系列，用于制造分立功率半導體。如表 1 所示，傳統硅 (Si) MOSFET 的帶隙能量為 1.12 eV，而 SiC MOSFET 的帶隙能量則為 3.26 eV。

SiC 和氮化鎵 (GaN) 具有更寬的帶隙能量，意味著(zhù)將電子從價(jià)帶移動(dòng)到導帶需要大約 3 倍的能量，從而使材料的表現更像絕緣體而不像導體。這使得 WBG 半導體能夠承受更高的擊穿電壓，其擊穿場(chǎng)穩健性是硅的 10 倍。對于給定的額定電壓，較高的擊穿場(chǎng)可以減小器件的厚度，從而轉化為較低的導通電阻和較高的電流能力。SiC 和 GaN 都具有與硅相同數量級的遷移率參數，這使得兩種材料都非常適合高頻開(kāi)關(guān)應用。然而，與硅和 GaN 相比，SiC 最與眾不同的參數是其熱導率高出 3 倍以上。對于給定的功耗，較高的熱導率將轉化為較低的溫升。商用 SiC MOSFET 的最高保證工作溫度為 150°C < Tj < 200°C。相應地，SiC的結溫最高可以達到 600℃ ，但其主要受鍵合和封裝技術(shù)的限制。這使得 SiC 成為適用于高壓、高速、高電流、高溫、開(kāi)關(guān)電源應用的優(yōu)質(zhì) WBG 半導體材料。

表 1. 半導體材料屬性

SiC MOSFET 通常適用于電壓范圍 650 V < B_VDSS <1.7 kV，主要集中在 1.2 kV 及以上。在 650 V 的較低范圍內，傳統的硅 MOSFET 和 GaN 優(yōu)于 SiC。但是，考慮使用較低電壓的 SiC MOSFET 的原因之一可能是利用其出色的熱特性。

盡管 SiC MOSFET 的動(dòng)態(tài)開(kāi)關(guān)行為與標準硅 MOSFET 非常相似，但由于其器件特性，必須要考慮到其獨特的柵極驅動(dòng)要求。

SiC MOSFET 特性

1跨導

開(kāi)關(guān)電源中使用的硅 MOSFET 在兩種工作模式或區域之間盡可能快地開(kāi)關(guān)。當柵極-源極電壓 V_GS 小于柵閾值電壓 V_TH 時(shí)，晶體管處于高阻狀態(tài)，此時(shí)被稱(chēng)為截止區域。在截止期間，漏極-源極電阻 R_DS 是高阻狀態(tài)，漏極電流 I_D = 0 A。飽和區發(fā)生在 MOSFET 完全增強時(shí)，即 V_GS >> V_TH，此時(shí) R_DS(on) 為最小值或接近最小值，I_D 達到最大值，晶體管處于高導通狀態(tài)。如圖 1 中紅色軌跡所示，線(xiàn)性（歐姆）區和飽和區之間的轉換非常尖銳和明顯，因此一旦 V_GS > V_TH，漏極電流就會(huì )通過(guò)相對較低的 R_DS?？鐚?g_m 是漏極電流變化量與柵極電壓變化量之比，它定義了 MOSFET 的輸出-輸入增益，也就是對于給定的 V_GS，I-V 輸出特性曲線(xiàn)的斜率。

圖 1.SiC MOSFET 輸出特性

硅 MOSFET 的 I-V 曲線(xiàn)在線(xiàn)性區（大 ΔI_D）的斜率很陡峭，而在飽和區時(shí)幾乎是平的，因此在 V_GS > V_TH 時(shí)具有非常高的增益（高 g_m）。對于給定的 V_GS，I_D 趨于平坦，這意味著(zhù)硅 MOSFET 在飽和時(shí)表現得很像一個(gè)非理想的電流源。相反，在圖 1 中顯示的輸出特性曲線(xiàn)可以看出，SiC MOSFET 在線(xiàn)性和飽和工作模式之間的轉換并不劇烈。事實(shí)上，沒(méi)有定義的“飽和區”，從這個(gè)角度看，SiC MOSFET 的行為更像可變電阻而不是非理想的電流源。SiC MOSFET 的 I-V 輸出特性未表現出小 ΔV_GS 時(shí)出現大 ΔI_D，因此，SiC MOSFET 被認為是低增益（低 g_m）器件。

唯一彌補低增益并強制大幅改變 I_D 的方法是施加非常大的 V_GS，這對 R_DS 有很大影響。為了進(jìn)一步說(shuō)明這一點(diǎn)，請考慮圖 1 中標記為 A 和 B 的兩個(gè)工作點(diǎn)。

當 V_GS = 12 V 時(shí)，固定的漏極電流 I_D = 20 A 會(huì )導致 V_DS = 8.75 V，而當 V_GS 增加到 20 V 時(shí)，V_DS = 3.75 V。將公式 (3) 和 (4) 的結果進(jìn)行比較，可以發(fā)現在 V_GS = 12 V 時(shí)電阻和導通損耗是在 V_GS = 20V 時(shí)的 2.3 倍。

因此，當施加的最大柵極-源極電壓在 18 V < V_GS < 20 V 之間時(shí)，SiC MOSFET 的性能最佳，有些甚至可以高達 V_GS = 25 V。SiC MOSFET 在低 V_GS 下運行可能會(huì )導致熱應力或可能由于高 R_DS 而導致故障。與低 g_m 相關(guān)的緩解效應非常重要。它直接影響在設計合適的柵極驅動(dòng)電路時(shí)必須考慮的幾個(gè)重要動(dòng)態(tài)特性：特別是導通電阻、柵極電荷（米勒平臺區域）和過(guò)流 (DESAT) 保護。

2 導通電阻

作為 WBG 半導體，SiC MOSFET 在給定電壓下每單位面積的導通電阻較低。MOSFET 的導通電阻由幾個(gè)內部的、與 V_GS 有關(guān)的電阻元件組成。最值得注意的是通道電阻 (R_CH)、JFET 電阻和漂移區域電阻 (R_DRIFT)。R_CH 具有負溫度系數 (NTC)，在較低的 V_GS 下占據了 R_DS 的主導地位。相反，R_J 和 R_DRIFT 具有正溫度系數 (PTC)，在較高的 V_GS 水平上占主導地位。對于 V_GS > 18 V，導通電阻具有明顯的 PTC 特性。然而，在較低的 V_GS 下，導通電阻與結溫特性呈現拋物線(xiàn)形狀，如圖 2 所示。具體而言，在 V_GS = 14 V 時(shí)，R_CH 占主導地位，R_DS 呈現出 NTC 特性，即電阻隨溫度升高而降低。這種 SiC MOSFET 的特性直接歸因于其低 g_m。對于硅 MOSFET，只要 V_GS > V_TH，R_DS 始終具有 PTC 特性。

圖 2.SiC MOSFET 導通電阻與結溫

對于大多數大電流應用案例，當兩個(gè)或更多 MOSFET 并聯(lián)放置時(shí)，PTC 屬性在很大程度上依賴(lài)于均流。在并聯(lián)運行期間，當一個(gè) MOSFET 的結溫升高時(shí)，PTC 會(huì )導致 R_DS 增加、電流降低并迫使并聯(lián) MOSFET 承受額外的電流，直到出現自然平衡。如果兩個(gè)或多個(gè) SiC MOSFET 并聯(lián)放置，同時(shí)以低 V_GS（負 NTC）電壓工作，結果將是災難性的。因此，為確?？煽康?NTC 操作，只有當 V_GS 足夠高（通常 V_GS > 18 V）時(shí)才建議使用 SiC MOSFET 之間的并聯(lián)操作。

3 內部柵極電阻

內部柵極電阻 R_GI 與芯片尺寸成反比，對于給定的擊穿電壓，由于 SiC MOSFET 芯片與硅 MOSFET 芯片相比小得多，內部柵極電阻往往更高。更小的 SiC MOSFET 芯片的真正好處在于更低的輸入電容 C_ISS，這意味著(zhù)所需的柵極電荷 Q_G 更低。表 2 重點(diǎn)介紹了兩個(gè)不同制造商的 SiC MOSFET（SiC_1 和 SiC_2）和兩個(gè)出色的 900-V 和 650-V 超級結 Si MOSFET（Si_1 和 Si_2）之間的幾個(gè)重要參數比較。

表 2. 半導體材料屬性

從柵極驅動(dòng)的角度來(lái)看，比較 R_GIxC_ISS 時(shí)間常數是很有意義的。Si_2 器件具有極低的 35 ns 時(shí)間常數，但也是一個(gè)額定電流較低、額定電壓較低的 MOSFET。出于比較目的，650-V、Si_2 MOSFET 很值得關(guān)注，因為 1200-V、SiC_1 樣品的參數與之非常接近，但具有明顯較低的 C_ISS 和幾乎兩倍的額定 B_VDSS。在 B_VDSS 方面，Si_1 樣品與兩個(gè) SiC 樣品之間更為接近。由于 SiC_1 的 Q_G 較低，因此 Si_1 和 SiC_1 之間的時(shí)間常數非常接近，即使 SiC_1 的內部柵極電阻是 Si_1 的 7 倍。

內部柵極電阻限制了可以注入 C_ISS 的柵極驅動(dòng)電流。高性能 SiC 柵極驅動(dòng)電路需要提供極低的輸出阻抗，這樣驅動(dòng)器就不會(huì )因為已經(jīng)很高的 R_GI 而成為限制因素。這使得設計人員可以通過(guò)增加或減少外部柵極電阻來(lái)更加自由地控制 V_DS 和 dV/dt 的轉換。

4 柵極電荷

當施加 V_GS 時(shí)，會(huì )傳輸一定量的電荷，以盡可能快地改變在 VGS(MIN) (VEE) 和 V_{GS(MAX) (VDD)} 之間變化的柵極電壓。由于 MOSFET 內部電容是非線(xiàn)性的，因此 V_GS 與柵極電荷 (Q_G) 曲線(xiàn)有助于確定對于給定的 V_GS 水平需要傳遞多少電荷。SiC MOSFET 的典型柵極電荷曲線(xiàn)如圖 3 所示。

圖 3.SiC MOSFET，柵極-源極電壓與柵極電荷

有趣的是，SiC MOSFET 的米勒平臺區域出現在更高的 V_GS，并且不像硅 MOSFET 那樣平坦。一個(gè)非平坦的米勒平臺區域意味著(zhù) V_GS 在相應的電荷范圍 Q_G內不是恒定的。這是與 SiC MOSFET 相關(guān)的低 g_m 引起的另一個(gè)結果。還值得注意的是，Q_G = 0 nC 并不出現在 V_GS = 0 V 時(shí)。V_GS 必須將電壓拉低至負電壓（在本例中為 -5 V）才能使 SiC MOSFET 的柵極完全放電。在關(guān)斷期間將柵極切換為負極的第二個(gè)原因是最壞情況下的 V_TH 可以低至 1 V。在 0V < V_GS < V_DD 之間切換 V_GS 且 V_th ~ 1 V 的情況下，可以避免因意外的的柵極噪聲或 V_DS 導致不慎導通，即 dV/dt 造成的導通。因此，幾乎所有 SiC MOSFET 都需要最低 V_GS 處于 -5 V < V_GS(min) < -2 V 的范圍，但一些制造商規定最小為 -10 V。

5 DESAT 保護

DESAT 保護是一種過(guò)流檢測，起源于驅動(dòng) IGBT 的電路。在導通期間，如果 IGBT 不能再保持飽和狀態(tài)（“去飽和”），集電極-發(fā)射極電壓將開(kāi)始上升，同時(shí)全集電極電流流過(guò)。顯然，這會(huì )對效率產(chǎn)生負面影響，或者在最壞的情況下，可能導致 IGBT 故障。造成這種情況的可能原因可能包括：由于 β 公差、溫度影響、短路或過(guò)載導致的基極電流不足。所謂的“DESAT”功能的目的是監測 IGBT 的集電極-發(fā)射極電壓，并檢測何時(shí)存在這種潛在的破壞性條件。

盡管故障機制略有不同，但在最大 I_D 流過(guò)時(shí)，SiC MOSFET 可能會(huì )遭受 V_DS 上升的類(lèi)似情況。如果導通過(guò)程中的最大 V_GS 過(guò)低、柵極驅動(dòng)導通過(guò)慢或存在短路或過(guò)載條件，則可能會(huì )出現這種不良情況。在最大 I_D 存在的情況下，R_DS 可能會(huì )增加，導致 V_DS 意外但緩慢上升。

由于 SiC MOSFET 不在明確定義的飽和區工作，因此它永遠不會(huì )作為恒流源出現。而因為大多數過(guò)流保護方案都依賴(lài)于 MOSFET 在過(guò)流條件下模擬非理想的恒流源，這種情況下可能就會(huì )有問(wèn)題。當 SiC MOSFET 經(jīng)歷去飽和事件時(shí)，V_DS 響應非常緩慢，而最大漏極電流繼續流過(guò)不斷增加的導通電阻。因此，在漏極-源極電壓可以響應之前，漏極電流可能達到最大額定脈沖電流的 10-20 倍（在高 R_DS 期間）。對于高頻電源轉換器，在識別出飽和故障之前，可能會(huì )發(fā)生許多開(kāi)關(guān)周期。因此，DESAT 是一項重要且必要的保護功能，除了作為電源控制的過(guò)流保護之外，還應將其指定為柵極驅動(dòng)電路的一部分。

SiC MOSFET 動(dòng)態(tài)開(kāi)關(guān)

1 導通

SiC MOSFET 的開(kāi)關(guān)曲線(xiàn)與 Si MOSFET 非常相似，主要區別在于導通期間的 20 V 柵極驅動(dòng)幅度以及關(guān)斷期間柵極必須拉至地以下。導通轉換需要一個(gè)大的峰值源電流，能夠盡快為 SiC 內部柵極電容充電，以最大限度地減少開(kāi)關(guān)損耗。根據估計，整個(gè)導通事件應在 ΔV_GS = 30 V 和 C_ISS = C_GS + C_GD = 1000 pF（估計值）的情況下在 Δt < 10 ns 內完成，根據公式 (5)，這將產(chǎn)生所需的峰值電流 I_G(SRC)=3 A：        

SiC MOSFET 的導通轉換由四個(gè)不同的時(shí)間間隔定義，如圖 5 所示。圖 5 和圖 7 中顯示的時(shí)間間隔代表了理想箝位電感開(kāi)關(guān)應用的預期時(shí)間，這是開(kāi)關(guān)電源中使用的典型工作模式。

圖 4.SiC MOSFET 源極電流

圖 5.SiC MOSFET 導通順序

t0→t1：V_GS 從 V_EE 逐漸上升到 V_th，因為柵極驅動(dòng)電路必須提供大量瞬時(shí)柵極電流 I_G(SRC)，主要從柵極驅動(dòng)器大容量電容 C_VDD 中存儲的電荷中供應。這個(gè)時(shí)間間隔通常被稱(chēng)為“導通延遲”，因為當 V_GS 低于 V_TH 時(shí)，I_D 和 V_DS 不受影響。大部分柵極電流用于為 C_GS 和 C_GD 充電。請注意圖 4 中的原理圖，源極電流通過(guò)三個(gè)電阻器流過(guò)：R_HI、R_GATE 和 R_GI。其中，R_HI 是驅動(dòng)器源極的等效內部電阻，R_GATE 是電路板上電阻阻抗加上任何附加的阻尼電阻，而 R_GI 是 SiC MOSFET 內部的柵極電阻。R_HI 和 R_GATE 的阻值大約為幾歐姆，但對于 SiC MOSFET，R_GI 可能達到數十歐姆的數量級，比高壓 Si MOSFET 高一個(gè)數量級。由于這三個(gè)電阻器與 SiC 內部柵極電容形成 RC 時(shí)間常數，因此需要提供足夠的峰值柵極電流以確保柵極驅動(dòng)信號的快速上升沿。

t1→t2：當 V_GS 從 V_TH 上升到米勒平臺區域時(shí)，由于 R_DS 通道電阻在低 V_GS 時(shí)沒(méi)有完全增強，因此 I_D 通過(guò) R_J + R_DRIFT 開(kāi)始增加。由于 SiC 本征體二極管尚未處于阻斷狀態(tài)且 R_DS 的高電阻狀態(tài)，因此 V_DS 保持在最大水平。建議不要在 V_GS < 13 V 的情況下操作 SiC MOSFET，因為在低 V_GS 時(shí) R_DS 很高，存在熱失控的風(fēng)險。因此，至關(guān)重要的是柵極驅動(dòng)電路能夠盡快地從 VTH 過(guò)渡到 V_GS > 13V。在 V_th < V_GS < 13 V 的時(shí)間應該盡量少于幾納秒，以最小化 I_D²xR_DS 動(dòng)態(tài)功率損耗。

t2→t3：V_GS 處于米勒平臺區域，對于 SiC MOSFET，該平臺區域發(fā)生在 8 V 左右。在此期間，滿(mǎn)載電流流過(guò) R_DS 并且本征體二極管不再處于阻斷狀態(tài)，從而使漏極電壓下降。通道電阻繼續下降，但 R_DS 仍然由 R_CH 主導。盡管滿(mǎn)載電流流過(guò) MOSFET 漏極，R_DS 在這個(gè) V_GS 低點(diǎn)仍然很高。因此，當務(wù)之急是 V_GS 盡快通過(guò)該區域過(guò)渡。由于這個(gè)過(guò)渡的速度由 I_G 驅動(dòng)，所以在米勒平坦區域 (~ 1/2 V_DD) 的峰值驅動(dòng)電流能力比任何柵極驅動(dòng)器 IC 數據表中顯示的峰值額定值更為重要。

t3→t4：在米勒平坦區域的末端附近的 V_GS(MP) 處，V_DS 下降到高于零點(diǎn)的 I_D x R_DS。當 V_GS 從 ~8 V < V_GS < 20 V 過(guò)渡時(shí)，通道電阻 R_CH 繼續下降，現在 R_J + R_DRIFT 對 R_CH 占主導地位，導致 V_DS 成比例地下降。大多數 SiC MOSFET 在 V_GS > 16 V 時(shí)變得完全增強，但最低 R_DS 值最終由 V_GS 的最大值確定。剩余的柵極電流 I_G 被分割來(lái)為 C_GD 和 C_GS 完全充電。

2 關(guān)斷

SiC MOSFET 的關(guān)斷過(guò)程基本上與前面描述的導通順序相反。柵極驅動(dòng)電路的作用是灌入大量的峰值電流，能夠對 SiC MOSFET 的 C_GD 和 C_GS 電容盡快放電。此外，關(guān)斷期間的柵極驅動(dòng)器阻抗必須盡可能低，以將 MOSFET 柵極保持在低電平。而由于SiC MOSFET的低V_TH電壓，這可能會(huì )特別麻煩。這不僅需要將 SiC 柵極拉至地以下，而且與額定源電流相比，柵極驅動(dòng)器的灌電流能力也必須明顯更高。柵極驅動(dòng)電流 I_G(SINK) 的流動(dòng)如圖 6 所示。

圖 6.SiC MOSFET 灌電流

圖 7.SiC MOSFET 關(guān)斷順序

t0→t1：V_GS 從 V_DD 下降到米勒平坦區域 V_GS(MP)。灌電流 I_G(SINK) 主要由存儲在 C_GD 和 C_GS 中的電荷提供，而柵極驅動(dòng)器的大容量電容 C_VDD 則由 V_DD 重新充電。漏極電流 I_D 保持不變。隨著(zhù) V_GS 降低，通道電阻增加，導致 V_DS 略微增加 I_DxR_DS 。除了可能在 t0→t1 時(shí)間末期附近可能會(huì )略微增加，V_DS 的邊際增加幾乎不會(huì )被注意到。

t1→t2：在此時(shí)間間隔內，柵極電流的提供主要由 C_GD 主導，因為 C_GS 電容看到的幾乎是恒定的 V_GS。在米勒平臺區域上，V_DS 從 I_D x R_DS 增加到被SiC 本征體二極管鉗位的 V_DS 軌電壓。漏極電流 I_D 與前一個(gè)時(shí)間間隔相比保持不變。由于由于 V_GS <1 3 V 和 V_DS x I_D 同時(shí)出現在 MOSFET 上，導致 R_DS 增加，因此在此時(shí)間間隔內，柵極驅動(dòng)電路的額定值應足以承受大量電流灌入。在關(guān)斷期間，這是設計人員需要注意的柵極驅動(dòng)電流部分，因為必須盡快過(guò)渡通過(guò)米勒平臺區域。

t2→t3：隨著(zhù) V_GS 從米勒平坦區域向 V_TH 繼續降低，在此間隔期間 I_D 逐漸下降至接近于零。此時(shí)，V_DS 被 SiC 本征體二極管完全鉗位到漏極電壓軌，這意味著(zhù) C_GD 電容器已充滿(mǎn)電荷。因此，現在大部分灌電流通過(guò) C_GS 流過(guò)。

t3→t4：I_D 和 V_DS 保持不變。在最后的關(guān)斷間隔期間，只有當 V_GS 降至 0V 以下時(shí)，SiC 內部輸入電容器才能完全放電。由于 V_TH 僅約為 1V，為了完全放電 C_ISS，V_GS 必須以負電壓完成關(guān)斷序列。重要的是，柵極驅動(dòng)電路必須提供盡可能低的阻抗。對于高壓半橋電源拓撲結構尤其如此，當高邊 MOSFET 導通時(shí)，中點(diǎn)被高 dV/dt 上拉。低阻抗下拉對于防止 dV/dt 引起的意外導通至關(guān)重要。

總之，SiC MOSFET 的導通和關(guān)斷開(kāi)關(guān)狀態(tài)涉及四個(gè)不同的時(shí)間間隔。圖 5 和圖 7 所示的動(dòng)態(tài)開(kāi)關(guān)波形代表了理想的操作條件。實(shí)際上，引線(xiàn)和鍵合線(xiàn)電感、寄生電容和 PCB 布局等封裝寄生參數會(huì )對測量波形產(chǎn)生很大影響。在開(kāi)關(guān)電源應用中使用 SiC MOSFET 時(shí)，正確的元件選擇、PCB 布局優(yōu)化以及精心設計的柵極驅動(dòng)電路都是優(yōu)化性能的關(guān)鍵。

免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。

推薦閱讀：

帶寬的重要意義：5G頻譜

詳解適用于服務(wù)器電源電路的TLVR電感器

能為電視和顯示器提供先進(jìn)檢測功能的60GHz毫米波雷達

助力小型資產(chǎn)跟蹤器實(shí)現更長(cháng)時(shí)間續航

從寫(xiě)詩(shī)敲代碼到臨床問(wèn)診，AI大模型會(huì )是智慧醫療的強力催化劑嗎？