【導讀】在當今科技飛速發(fā)展的時(shí)代，半導體行業(yè)作為眾多前沿技術(shù)的基石，正面臨著(zhù)前所未有的機遇與挑戰。隨著(zhù)電子系統越來(lái)越復雜，芯片電路設計也變得更為復雜，這導致了更長(cháng)的設計周期、更高的開(kāi)發(fā)成本以及更大的錯誤風(fēng)險。
在當今科技飛速發(fā)展的時(shí)代，半導體行業(yè)作為眾多前沿技術(shù)的基石，正面臨著(zhù)前所未有的機遇與挑戰。隨著(zhù)電子系統越來(lái)越復雜，芯片電路設計也變得更為復雜，這導致了更長(cháng)的設計周期、更高的開(kāi)發(fā)成本以及更大的錯誤風(fēng)險。
讓AI融入EDA
圖源：新思科技
以ASO.ai為例，作為通過(guò)AI所收益的設計模擬芯片工具。相比數字設計可利用抽象概念實(shí)現自動(dòng)化擴展，而模擬設計因元素間復雜交互、眾多復雜設計指標（如供電電流、信噪比等），難以像數字設計那樣從傳統優(yōu)化算法中受益。
其電路行為基于非線(xiàn)性器件模型，缺乏簡(jiǎn)單代理函數，模擬過(guò)程本身也是迭代收斂的，無(wú)法從期望結果反向推導出電路特性，所以傳統上模擬設計主要依賴(lài)手動(dòng)操作，限制了對代工廠(chǎng)專(zhuān)業(yè)子節點(diǎn)的利用和市場(chǎng)機會(huì )的把握。
在傳統優(yōu)化算法在模擬設計中，只有當期望結果能簡(jiǎn)單建模且至少在排序上正確時(shí)才可行，但模擬電路的復雜性使這種情況很少見(jiàn)。
而ASO.ai能夠自動(dòng)將模擬設計從一個(gè)工藝節點(diǎn)遷移到另一個(gè)工藝節點(diǎn)。它通過(guò)自動(dòng)原理圖遷移和基于知識的自動(dòng)布局遷移，實(shí)現分層模擬IP的快速遷移。簡(jiǎn)單來(lái)說(shuō)，ASO.ai能夠幫助設計團隊快速將模擬設計遷移到新的工藝節點(diǎn)，從而加速產(chǎn)品上市時(shí)間。
并且利用基于樣本的優(yōu)化系統，ASO.ai可以在多個(gè)測試平臺和數百個(gè)PVT（工藝、電壓、溫度）拐角中優(yōu)化復雜的模擬設計，快速收斂到符合工程規范的最佳設計點(diǎn)。
同時(shí)在布局感知設計優(yōu)化方面，ASO.ai可以實(shí)現多目標優(yōu)化代理，在運行過(guò)程中進(jìn)行學(xué)習，幫助工程師在多個(gè)測試中同時(shí)集中并進(jìn)一步優(yōu)化模擬設計。自動(dòng)化的設計遷移和優(yōu)化減少了對人工干預的依賴(lài)，降低了設計錯誤的風(fēng)險。通過(guò)AI的學(xué)習和優(yōu)化能力，使用ASO.ai能夠實(shí)現更高質(zhì)量的設計結果。
ASO.ai可適用于需要高性能和高可靠性的模擬設計，如射頻、電源管理和信號鏈等領(lǐng)域的模擬IC設計。當設計團隊需要將現有的模擬設計遷移到新的工藝節點(diǎn)時(shí)，ASO.ai也可以提供強大的支持，簡(jiǎn)化遷移過(guò)程，確保設計在新工藝節點(diǎn)下的性能和可靠性。
ASO.ai幫助客戶(hù)
如何應對模擬IC復雜設計
在實(shí)際進(jìn)行模擬IC設計時(shí)，會(huì )遇到許多復雜問(wèn)題。例如EDA算法推動(dòng)了數字設計發(fā)展，但模擬設計因傳統方法局限進(jìn)展緩慢。而AI優(yōu)化通過(guò)實(shí)際模擬實(shí)驗學(xué)習和反饋收斂的方式，非常適合自動(dòng)化模擬電路設計過(guò)程，不僅在優(yōu)化環(huán)節體現價(jià)值，還在模擬電路節點(diǎn)遷移和設計流程各階段重新調整設計時(shí)發(fā)揮重要作用，有助于設計公司快速響應市場(chǎng)機會(huì )，突破模擬設計復雜性障礙。
而在當今半導體技術(shù)快速發(fā)展的背景下，GF（GlobalFoundries）借助新思科技的ASO.ai進(jìn)行模擬IC設計。GF擁有45RFSOI和22FDX等在量產(chǎn)中用于5G毫米波市場(chǎng)的工藝技術(shù)。其中45RFSOI是基于45nm工藝的SOI（PDSOI）技術(shù)，自2017年量產(chǎn)，在毫米波應用中具有高傳輸功率、低損耗開(kāi)關(guān)等優(yōu)勢；22FDX專(zhuān)為SoC應用的RF/毫米波性能優(yōu)化，有高Ft和Fmax值、低寄生電容等特點(diǎn)。
在芯片設計電路優(yōu)化中，ASO.ai可以構建學(xué)習數據庫和機器學(xué)習模型，跟蹤多工況和測試平臺下的實(shí)際依賴(lài)關(guān)系，輔助優(yōu)化器探索設計空間。
例如在22FDX上優(yōu)化28GHz PA時(shí)，可以分為三步，首先優(yōu)化DC電路偏置點(diǎn)，如設定VDD=1.75V時(shí)優(yōu)化VDOP和VDDL，通過(guò)參數化設計變量VGG1和VGG0并設置掃描范圍，經(jīng)多次迭代找到最優(yōu)值；接著(zhù)優(yōu)化PA穩定性，通過(guò)在PrimeWave中添加表達式測量Kf值并設定目標，選擇相關(guān)電容（如中和電容C0和柵極電容CP）作為設計參數化對象進(jìn)行優(yōu)化；最后優(yōu)化包括功率附加效率（PAE）在內的大信號分析指標，更新前兩步的最優(yōu)值后進(jìn)行諧波平衡分析，判斷是否需進(jìn)一步優(yōu)化。整個(gè)過(guò)程中，ASO.ai可以依據學(xué)習數據庫和模型不斷調整模擬實(shí)驗，快速收斂到符合設計規范的結果。
使用ASO.ai設計后，GF發(fā)現28GHz PA在22FDX工藝上相比45RFSOI表現出相似或更好性能。如增益從16dB提升到17dB，帶寬從12.5GHz調整到11.5GHz，電源電壓從1.8V降為1.75V，峰值PAE從48.3%變?yōu)?6%，CW Psat從18.8dBm提高到20dBm。
在設計效率上，傳統手動(dòng)遷移和優(yōu)化需約1-2個(gè)月完成前端設計/分析及1個(gè)月完成布局，而使用該自動(dòng)化流程僅需幾天，顯著(zhù)提高了生產(chǎn)力，體現了ASO.ai在GF模擬IC設計中從45RFSOI到22FDX工藝遷移的高效性和有效性。
圖源：新思科技
不僅是GF，Credo Semiconductor在使用ASO.ai也實(shí)現了更高效率。據公開(kāi)報道顯示，Credo 使用ASO.ai將VCO設計從5nm遷移到7nm時(shí)，遷移工作量從數周縮短至幾小時(shí)，生產(chǎn)力提高達100倍。遷移后的設計用基于A(yíng)SO.ai的優(yōu)化器優(yōu)化，約在2小時(shí)內完成超10000次搜索，而在過(guò)去需要數天甚至數周。
小結
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
50%的年長(cháng)者可能會(huì )聽(tīng)障？！救贖的辦法在這里
