【導讀】走線(xiàn)阻抗控制主要在于確保走線(xiàn)的尺寸大小合適。如果獨立考慮一條走線(xiàn)，其阻抗值是很明確的。但是，當它靠近另一條走線(xiàn)或導體時(shí)，由于意外耦合作用，該走線(xiàn)的阻抗將與最初的設計值不同。這個(gè)問(wèn)題非常棘手，會(huì )導致沿著(zhù)互連的阻抗變化不定，而傳輸線(xiàn)和接收器之間的極端阻抗失配將導致信號反射。
本文要點(diǎn)
●阻抗不匹配會(huì )導致并行網(wǎng)絡(luò )出現信號反射和不同步現象，從而導致接收器上出現比特錯誤。
●要快速識別阻抗超標，需要在 PCB 設計工具中使用規則管理器，然后在設計規則中設置阻抗限制和容差。
●布線(xiàn)后仿真工具可用于檢查不符合阻抗規則的網(wǎng)絡(luò )，并確定哪些區域的設計應該更改。
走線(xiàn)阻抗控制主要在于確保走線(xiàn)的尺寸大小合適。如果獨立考慮一條走線(xiàn)，其阻抗值是很明確的。但是，當它靠近另一條走線(xiàn)或導體時(shí)，由于意外耦合作用，該走線(xiàn)的阻抗將與最初的設計值不同。這個(gè)問(wèn)題非常棘手，會(huì )導致沿著(zhù)互連的阻抗變化不定，而傳輸線(xiàn)和接收器之間的極端阻抗失配將導致信號反射。
盡管我們已根據最佳實(shí)踐對 PCB layout 進(jìn)行了布線(xiàn)，并且布線(xiàn)的走線(xiàn)寬度全部符合設計值，但是互連中也有可能出現阻抗變化。這時(shí)就需要使用規則驅動(dòng)設計，即，在對 layout 進(jìn)行布線(xiàn)時(shí)，根據設計規則來(lái)檢查電路板。如果要處理一塊工藝比較陳舊的電路板，那么就需要分批檢查阻抗；為此，可以運行一個(gè)批處理設計規則檢查 (DRC)，一目了然地瀏覽阻抗超標情況。
通過(guò)規則管理來(lái)控制阻抗，準確發(fā)現信號反射
要糾正整個(gè)電路板上的阻抗錯誤，Sigrity 的布線(xiàn)后仿真功能可以助我們一臂之力，用以分析整個(gè)單端和差分互連的阻抗。同時(shí)，還可以發(fā)現互連線(xiàn)上特定位置的信號反射，如過(guò)孔或連接器過(guò)渡處。在下文中，我們將介紹如何使用 Allegro PCB layout 工具和 Sigrity 分析功能。
定義阻抗控制的規則
阻抗控制的目的是確保 PCB 上的走線(xiàn)在每個(gè)互連中的幾何形狀都是一致的。該方法適用于單端和差分對布線(xiàn)。為此，需要遵循我們的高速信號標準來(lái)定義這些約束規則，而這些信號標準又取決于所選的器件或設計的接口類(lèi)型。
PCB 設計軟件的適應性很強，確保用戶(hù)能夠定義任何物理和電氣規則，以符合可制造性設計 (DFM) 要求和信號標準。Allegro 提供的設計工具允許用戶(hù)使用 Allegro Constraint Manager（規則管理器）來(lái)定義所需的阻抗值和容差。此工具可在 Allegro PCB Designer 或 Allegro Sigrity SI 內訪(fǎng)問(wèn)。
對四個(gè)阻抗控制網(wǎng)絡(luò )進(jìn)行分析。
在接下來(lái)的例子中，我們將討論如何定義和檢查現有 layout 中一組網(wǎng)絡(luò )的阻抗規則。如上圖所示，這四個(gè)要檢查的網(wǎng)絡(luò )是 DDR3 數據總線(xiàn)的一部分，定義的阻抗是 34 歐姆。此時(shí)，我們要檢查這些走線(xiàn)的阻抗是否在 JEDEC 標準的限制范圍內，以及在這些走線(xiàn)上是否會(huì )發(fā)生過(guò)度的信號反射。
定義規則
在開(kāi)始定義規則之前，我們需要確定規則定義是針對單個(gè)網(wǎng)絡(luò )，還是針對一組網(wǎng)絡(luò )。Allegro PCB Designer 允許用戶(hù)將幾個(gè)網(wǎng)絡(luò )劃分到一個(gè)網(wǎng)絡(luò )組，因此可以將同一組設計規則分配至整個(gè)網(wǎng)絡(luò )組。請注意，不是必須要將網(wǎng)絡(luò )分配到網(wǎng)絡(luò )組；一個(gè)網(wǎng)絡(luò )也可以有自己的設計規則和約束。所有設計規則都可以在 Allegro Constraint Manager 中訪(fǎng)問(wèn)、查看和編輯。
要訪(fǎng)問(wèn) Allegro Constraint Manager 并定義電路板中的約束規則，請在 Allegro Sigrity SI 中打開(kāi) .BRD 文件。單擊 Setup 菜單并找到 Constraints → Constraint Manager。打開(kāi) Constraint Manager 后，可以從屏幕左側的面板上訪(fǎng)問(wèn)基于網(wǎng)絡(luò )組和基于網(wǎng)絡(luò )的電氣規則。
要為一個(gè)網(wǎng)絡(luò )組設置阻抗規則，請打開(kāi) Electrical Constraint Set 選項，然后找到 Routing → Impedance。下圖是在該電路板上定義的兩個(gè)網(wǎng)絡(luò )組。這兩個(gè)網(wǎng)絡(luò )組都是 DDR3 接口的一部分，因此該接口上的走線(xiàn)阻抗應該設置為 34 歐姆。阻抗容差設置為 5%。
網(wǎng)絡(luò )組的阻抗規則。
我們要檢查的四條走線(xiàn)不屬于這些網(wǎng)絡(luò )組，但如有需要，我們可以將這些走線(xiàn)分配到這些網(wǎng)絡(luò )組。另一種方法是在 Electrical Constraint Set 中為這些走線(xiàn)單獨定義阻抗規則。為此，只需在 Constraint Manager 中向下滾動(dòng)到電氣工作表中的 Net 部分。打開(kāi) Routing → Impedance 部分后，就可以查看所有的網(wǎng)絡(luò )以及它們屬于哪個(gè)網(wǎng)絡(luò )組。
如果我們想把一個(gè)網(wǎng)絡(luò )分配到電氣規則集，只需在 Referenced Electrical C Set 一欄下打開(kāi)下拉菜單，選擇所需的電氣規則集?，F在，我們要把目標阻抗值分配到要檢查的各個(gè)網(wǎng)絡(luò )。從下圖中可以看到，目標阻抗設置為 34 歐姆，阻抗容差為 5%。定義目標阻抗值之后，我們就會(huì )看到相應的網(wǎng)絡(luò )被標記為紅色。如果該網(wǎng)絡(luò )沒(méi)有立即顯示標記，只需從工具欄運行設計規則檢查（在 Tools 菜單下選擇 Update DRC）。
各個(gè)網(wǎng)絡(luò )的阻抗規則。
在上圖中，這四個(gè)網(wǎng)絡(luò )被標記為了紅色，因為它們的最小阻抗和/或平均阻抗超出了 34±5% 的范圍（32.3-35.7 歐姆）。Constraint Manager 顯示，阻抗范圍為 32.069-46.62 歐姆；這些值可能出現在這些網(wǎng)絡(luò )的任何位置。造成這種現象的原因包括與其他導體產(chǎn)生意外的寄生耦合、走線(xiàn)寬度不一致，或在參考平面的間隙上進(jìn)行布線(xiàn)。
請注意，Allegro Constraint Manager 還支持為 PCB 定義其他幾種物理和電氣規則。物理規則包括焊盤(pán)和走線(xiàn)間距，而電氣規則包括傳播延遲限制和返回路徑跟蹤。
確定違反設計規則的網(wǎng)絡(luò )之后，就可以進(jìn)一步了解到底是設計的哪些部分導致設計規則超標。另一種查看規則超標的方法是使用工具菜單中的 DRC Browser。該工具可以顯示電路板中超出設計規則的坐標，并在不同的類(lèi)別中標記出具體的規則超標項目。超標列表可能讓人有點(diǎn)眼花繚亂，但不必擔心，Allegro 提供了可視化工具來(lái)顯示規則超標。這涉及到使用 layout 數據進(jìn)行布線(xiàn)后仿真。
運行阻抗和反射仿真
現在，我們已經(jīng)準備好糾正電路板中的阻抗失配，要完成此操作，可以使用 Allegro 中的信號完整性分析功能來(lái)發(fā)現阻抗變化并識別存在反射的位置。
在 Allegro 中打開(kāi)電路板，點(diǎn)擊 Analyze 菜單，并選擇 Workflow Manager 選項。隨后屏幕上會(huì )顯示幾個(gè)可供執行的分析，包括 Impedance Workflow 和 Reflection Workflow。
首先，選擇 Reflection Workflow 和要檢查的目標網(wǎng)絡(luò )。選擇目標網(wǎng)絡(luò )后，點(diǎn)擊 Start Analysis，開(kāi)始仿真。仿真完成后，可以點(diǎn)擊 Reflection Vision查看熱圖，熱圖中標出了網(wǎng)絡(luò )上出現反射的位置。我們也可以點(diǎn)擊 Reflection Table 來(lái)查看具體的上沖/下沖值以及它們在電路板上的坐標。在本例中的電路板上處理的是 DDR 線(xiàn)路，因此可以在 Reflection Table 中將這些值與 JEDEC 規范進(jìn)行比較。
下圖是本例中四個(gè)網(wǎng)絡(luò )的反射結果。從圖中可以看到，反射主要發(fā)生在器件焊盤(pán)上。相應的值以紅色標記，并且只產(chǎn)生了約 10 mV 的振鈴現象。在互連上很早就可以看到 30 mV 的振鈴，但用 Reflection Vision 工具不容易進(jìn)行可視化；需要雙擊阻抗表中的相應條目才能看到這些結果。
Reflection Workflow 結果。
沿著(zhù)這些網(wǎng)絡(luò )出現了 30 mV 的振鈴，它們發(fā)生在靠近走線(xiàn)的多個(gè)點(diǎn)附近，相應的走線(xiàn)片段如之前的圖片所示。Impedance Workflow 分析有助于理解這些反射現象，它們是由沿互連線(xiàn)的阻抗變化而引起的，以可視化的方式查看會(huì )更為直觀(guān)。
要檢查阻抗變化，請選擇分析工具欄中的 Impedance Workflow 選項。選擇相同的網(wǎng)絡(luò )進(jìn)行分析并運行仿真。選擇 Impedance Vision 選項，可以查看整個(gè)互連的阻抗，同時(shí)也會(huì )顯示熱圖，其中阻抗值以不同的顏色表示。
四個(gè)網(wǎng)絡(luò )的阻抗變化。
從圖中我們可以直接看到，阻抗從約 46 歐姆突然過(guò)渡到約 34 歐姆，和 Allegro Constraint Manager 中顯示的數據相同。從紅色部分和藍色部分之間的長(cháng)度變化可以明顯看出這一點(diǎn)。這對應于網(wǎng)絡(luò )中具有較高上沖的區域。下一步是將信號上沖和阻抗變化與信號標準進(jìn)行比較。這些網(wǎng)絡(luò )的紅色部分對應 FPGA 上的 BGA 扇出部分，所以要限制扇出部分的寬度，防止出現過(guò)度的信號反射和損失。
我們可以采用與上文相同的仿真步驟來(lái)檢查電路板中的不同網(wǎng)絡(luò )對。只需選擇網(wǎng)絡(luò )對的兩端，確保整個(gè)電路板的差分阻抗保持一致。對于差分對，還需要檢查是否符合長(cháng)度匹配容差，該容差可以在 Allegro Constraint Manager 中定義。然后可以使用 DRC Browser 來(lái)確定哪里發(fā)生了長(cháng)度失配的情況，布線(xiàn)工具可以對標準的長(cháng)度匹配片段進(jìn)行布線(xiàn)，保持差分對同步。
(本文轉載自： Cadence楷登PCB及封裝資源中心微信公眾號)
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
使用電機驅動(dòng) IC 的內置系統故障診斷來(lái)減少磁場(chǎng)回波
榮湃半導體榮獲國家專(zhuān)精特新“小巨人”企業(yè)稱(chēng)號，展現強大創(chuàng )新實(shí)力
用于汽車(chē)以太網(wǎng)車(chē)載系統中噪聲抑制的共模扼流圈
